Nachrichten

Für viele Anwendungen ist IC-Verpacken der nächsten Generation der beste Weg, zum von Silikonskalierung, von Funktionsdichte und von heterogener Integration bei der Verringerung der Gesamtpaketgröße zu erzielen. Heterogenes und homogenes Integrationsangebot ein Weg zu erhöhter Gerätfunktionalität, zum schnelleren Zeit-zumarkt und zur Silikonertragelastizität.

Mehrfache Integrationstechnikplattformen sind das, Kosten zuzulassen, Größe, Leistung und Energieoptimierungen aufgetaucht, die den Bedarf von mehrfachen Märkten, wie Mobile-Computing zufriedenstellen, Automobil, 5G, künstlicher Intelligenz (AI), vergrößerter Wirklichkeit (AR) und virtueller Realität (VR), Hochleistungs-EDV (HPC), medizinischem, und Luftfahrt IoT.

Jedoch stellen diese Pakete einzigartige Herausforderungen für traditionelle Paketdesign-tools und -methodologien dar. Designteams müssen zusammenarbeiten, um das gesamte System, nicht gerade die einzelnen Elemente zu überprüfen und zu optimieren. Traditioneller Verpackensubstratentwurf ICs ist einem kleinräumigen Laminat gewöhnlich sehr ähnlich und/oder basierte Anhäufung PWB. Sie ist häufig durch traditionelle PWB-Hersteller hergestellt und entworfen normalerweise mit geänderten PWB-Werkzeugen.

Demgegenüber verwenden heutige moderne Pakete Produktionstechniken, Materialien und Prozesse, die in zunehmendem Maße mehr gemeinsam mit Produktionsstätteprozessen haben und erfordern ein neues Konzept für Entwurf und Überprüfung auf allen Niveaus.

Eine der ersten Herausforderungen, die ein Designteam überwinden muss, ist die genaue Anhäufung, von Substrat-der aktiv sein können und passiv-und getrennte Geräte. Diese Substrate und Geräte kommen von den mehrfachen Quellen und von den Lieferanten und sind höchstwahrscheinlich in den mehrfachen und häufig verschiedenen Formaten verfügbar.

Die mehrfachen Datenquellen und die Formate gegeben, ist es klar, dass ein umfassender Überprüfungsfluß, der Versammlung-stufige körperliche Überprüfung erklärt, sowie ausführlicheres, System-stufigeres elektrisches, Druck und Testabilityüberprüfung erforderlich-ein ist. Auch benötigt Design-Tools, die schnelles liefern, genau, und automatisierte Flüsse, um zu garantieren, dass Marktzeitpläne und Leistungserwartungen getroffen werden können. Ideal liefern diese Flüsse einen einzelnen integrierten Prozess, der um ein digitales Modell 3D aufgebaut werden, oder digitalen Zwilling, der gesamten heterogenen Paketversammlung.

Diese zukünftigen IC-Pakete benötigen eine zukünftige Entwurfs- und Überprüfungslösung, die inkorporieren und sich stützen:

Digital-Erstausführung
Multi-Gebietsintegration
Ersteigbarkeit und Strecke
Präzisionsfertigungsübergabe
Goldenes Abschluss

Digital-Zwilling für virtuellen Prototyp

Einen digitalen Zwilling errichtend, liefert virtuelles Modell der heterogenen Versammlung 2.5D/3D eine umfassende Darstellung des vollen Systems, das mehrfache Geräte und Substrate enthält. Der digitale Zwilling ermöglicht automatisierter Überprüfung von den heterogenen Versammlungen, die mit Substrat-stufiger Entwurfsregel überprüfend anfangen (EAW) und in Plan gegen Diagramm (LVS) erweiternd, Plan gegen Plan (LVL), parasitäre Extraktion, Druck und thermische Analyse und schließlich Test.

Abbildung 1 ein wahrer digitaler virtueller Doppelprototyp 3D ist der Plan eines gesamten Gerätes. Quelle: Mentor-Grafiken

Vorbildlicher Bau erfordert die Fähigkeit, Daten von den verschiedenen Quellen und in den verschiedenen Formaten in eine zusammenhängende Systemdarstellung anzusammeln, die passend ist, Überprüfung und Analyse zu fahren. Ideal wird dieses unter Verwendung der industriekompatiblen Formate wie LEF-/DEF, AIF-, GDS- oder CSV-/TXTdateien getan. Funktionalität sollte auf eine Art auch existieren, die automatisch Gerät- und Substratschnittstellen erkennt, ohne zu müssen instantiate Pseudokomponenten. Dieses lässt asynchronen Entwurf und Überprüfung des Multidesigners zu. Das stellt der Reihe nach Gesamtsystemerfolg sicher, wenn alle Komponenten abgeschlossen und integriert werden.

Eins des Primärnutzens der digitalen Doppelannäherung ist, dass es als der goldene Hinweis dient, komplette körperliche und elektrische Überprüfung der Entwurfshierarchie auf allen Ebenen zu fahren. Das beseitigt unter Verwendung der mehrfachen, statischen Tabellen, um den Stift und Zusammenhanginformationen darzustellen und ersetzt sie durch ein volles, System-stufiges netlist in Verilog-Format.

Die Bewahrung und die Wiederverwendung von ursprünglichen Daten, wie das Verilog-Beschreibung eines Gerätes, ist Schlüssel. Das größte Risiko kommt, wenn Übersetzung oder Umwandlung auftritt, wie mit ein Diagramm oder eine Tabelle. Wenn dieses getan wird, ist der „digitale Faden“ sofort defekt und das Risiko für Zusammenhangfehlerleuchtraketen.

Multi-Gebietsintegration

Eine digitale Doppelmethodologie ermöglicht auch Multigebiet und Quergebietsintegration. Das Holen von komplexeren modernen IC-Paketen, um schnelleres zu vermarkten erfordert hoch-integrierten Entwurf und Überprüfung-vom elektronischen Substratentwurf zur mechanischen Pakethitzespreizer- und PWB-Montage-Hardware, einschließlich die zusammenhängend Aspekte von elektrischem, von thermischem, Test, Zuverlässigkeit und selbstverständlich manufacturability. Ohne eine System-stufige Annäherung zu entwerfen und Überprüfung, Ingenieurrisiko, das teure respins erfahren oder schlechteres.

Synchronisierung von elektrischen und mechanischen Informationen ist zur Garantie wesentlich, dass keine körperlichen Verletzungen auftreten, wenn ein Paket innerhalb einer Einschließung oder eines gesamten Systems gesetzt wird. Der Zuwachsaustausch von Daten während des Entwurfs ist zur Gewährleistung von ECAD-MCAD Kompatibilität grundlegend und erhöhte ersten Durchlauferfolg. Er hilft auch in der Schaffung von robusteren Entwürfen bei der Erhöhung von Produktivität und dem Erzielen der schnelleren Zeit zum Markt.

Es ist, dass der IC-Paketdesigner und der kundenspezifische Hitzespreizerdesigner sichtbar machen, erforschen können und die Integration optimieren, ideal als asynchroner Prozess extrem wichtig, der Quergebietsunterbrechungen herabsetzt.

Abbildung 2 die digitale Doppelmethodologie ermöglicht Multigebiet und Quergebietsintegration. Quelle: Mentor-Grafiken

Synchronisierung zwischen Verpackungsgestaltung und mechanischem/thermischem Entwurf ist auch eine große Herausforderung zum erst-Zeit-rechten Erfolg. Heterogene Multisubstratpakete weisen mehrfache Chip-Paketinteraktionen, mit einer des größten Seins die thermische Ableitung der Hitze, besonders die nicht--linear erzeugte Hitze auf, die in solchen Paketen typisch ist.

Eine typische Annäherung an thermisches Management benutzt eine Hitzespreizer für Wärmeübertragung und Ableitung. Aber eine Hitzespreizer ist nur so gut wie sein Entwurf. Damit die Hitzespreizer ist leistungsfähig und effektiv, muss sie in Verbindung mit dem Paket nicht als nachträgliche Erklärung entworfen sein und simuliert werden. Das Entwerfen des gesamten Pakets in 3D stellt wirkungsvolle Wärmeübertragungsrealisierung ohne bedeutende Entwurfskompromisse sicher.

Abbildung 3 dieses ist ein digital-Doppel-gesteuerter integrierter Hitzespreizerentwurf. Quelle: Mentor-Grafiken

können 2.5D und Stapeln 3D eine Vielzahl von unbeabsichtigten körperlichen Drücken, wie Substratverholen während der Montage und des Stoß-bedingten Druckes schaffen. Designer müssen in der Lage sein, einen Plan für die Drücke zu analysieren, die durch solche Chippaketinteraktionen und ihre Auswirkung auf Gerätleistung verursacht werden. Sobald das Paket Durchführungsfertigstellung sich nähert, kann das genaue 3D, das thermisches Modell verpackt, für Einbeziehung in ausführlichem PWB und in der thermischen Analyse des Vollsystems exportiert werden. Dieses ermöglicht dem abschließenden Abstimmen der Systemeinschließung und erlaubt das natürliche und/oder optimiert zu werden Zwangsabkühlen.

Moderne IC-Pakete holen viele neuen Herausforderungen für Signalintegritätsingenieure und ihre Design-Tools. Würfel werden direkt zum Substrat angebracht, also ist das Potenzial für Substratwegewahl zur Aufwürfelwiederverteilungsschicht-Wegewahlkoppelung möglich. Pakete sind nicht mehr einfache planare Schichtstrukturen mit leicht einfachen Modellvias zwischen Metallschichten. Stattdessen, kann es mehrfache Substrate von sehr verschiedenen Materialien und von Eigenschaften geben. Analyse kann für einige Integrität-bedingte Einzelteile des Signals und der Energie erfolgreich verwendet werden.

Darüber hinaus gibt es einige Einzelteile, die schwierig sind zu simulieren. Diese fallen im Allgemeinen in die Kategorie der elektromagnetischen Störung (EMS). Während diese Rückkehr-Weg-geschaffenen EMS-Fragen analysiert werden und simuliert werden können, so zu tun ist normalerweise nicht produktiv. Zum Beispiel im Falle einer Spur, die eine Spalte in einer Fläche kreuzt, sind Simulationseinrichtung und Laufzeiten beträchtlich, und alle Ingenieure lernen ist, dass solche Situationen schlecht sind und sollte vermieden werden.

Diese Fragen werden gut durch Software-automatisierte, Geometrie-ansässige Inspektion und die Prüfung während des Entwurfs identifiziert. Diese können gewöhnlich gegründet werden und durchgeführt worden in Minuten, mit Fragebereichen hob offenbar für Sanierungskonzeptaktion hervor. Solch eine „Schiebelinks“ Annäherung verhindert Fragen an an erster Stelle geschaffen werden und mehr macht EMS-Analyse von einem Überprüfungsabschlußschritt.

Die heterogenen Entwürfe 2.5D und 3D verwenden gewöhnlich durch Silikon vias (TSVs), die die langen vias sind, die durch den Würfel oder das Substrat verlängern, um die Front und die Rückseite anzuschließen. Dieses gewähren TSVs sterben und zu stapelnden und direkt untereinander verbunden die Substrate. Jedoch zusätzlich zu ihren eigenen bedeutenden elektrischen Eigenschaften, haben TSVs auch einen indirekten Effekt auf das elektrische Verhalten von Geräten und verbinden sich in ihrer Nähe untereinander.

Um ein heterogenes System 2.5D/3D genau zu modellieren, benötigt ein Designer Werkzeuge die genaue elektrische Parameter von der körperlichen Struktur dieser Elemente 2.5D/3D extrahieren, die in Verhaltenssimulatoren dann eingezogen werden können. Das digitale Doppelmodell 3D der kompletten Paketversammlung verwendend, können Designer das parasitics dieser Modelle 2.5D und 3D genau extrahieren. Sobald die Elemente richtig, unter Verwendung der passenden Methodologie und des Prozesses extrahiert worden sind, können sie in ein System-stufiges Verbindungsmodell zusammengebaut werden und simulierten, um Leistung und passende Protokollbefolgung zu analysieren.

Ersteigbarkeit und Strecke

Heterogene Verpackungstechniken sind komplexer zu entwerfen, zu fabrizieren und bauen zusammen und möglicherweise beinahe begrenzen ihre Verfügbarkeit zu den führenden Halbleiterfirmen und ihre Blutenrandentwürfe. Glücklicherweise können der Entwurf und das Versorgungsketteökosystem eine starke Rolle spielen, wenn sie der Demokratisierung solcher Technologien ermöglichen und sie innerhalb der Reichweite aller Designer und Firmen-gerade setzen, wie die Produktionsstättewelt mit Prozessentwurfsausrüstungen (PDKs) tat, die überall vorhanden geworden sind.

Automatisierte IC-Überprüfung ist die gefahrenen mit Absicht Regeln, die durch die Gießerei geschaffen werden und in einem PDK zu den Modehäusern geschaffen sind. EDA-Werkzeuglieferanten qualifizieren ihre Toolsets gegen diese Regeln, um sicherzustellen, dass ihre Überprüfungswerkzeuge erwiesene, wiederholbare, Abschlussqualitätsergebnisse produzieren. Der Zweck einer Paketversammlungs-Entwurfsausrüstung (PADK) ist dem von PDK-erleichtern manufacturability und Leistung unter Verwendung der standardisierten Regeln ähnlich, die Übereinstimmung über einem Prozess sicherstellen.

Offensichtlich muss ein PADK eine körperliche Überprüfung und Extraktionsabschlußlösung einschließen, und es sollte thermisches auch adressieren und/oder Abschlusslösungen betonen. Alle diese Prozesse sollten Unabhängiges jedes spezifischen Design-Tools oder Prozesses sein, die verwendet werden, um die Versammlung zu schaffen. Darüber hinaus muss ein komplettes PADK über IC und Verpackengebieten arbeiten und bedeuten, dass der Fluss mehrfache Formate stützen muss. Schließlich müssen alle diese Prüfprozesse von der Firma des Pakets assembly/OSAT validiert werden.

Die Skala und die Komplexität von modernen IC-Paketen üben unmittelbaren Druck auf dem Designer und dem Entwurfszeitplan aus, der häufig verlängert erhält. Eine auftauchende populäre Annäherung an die Leitung dieses ist gleichzeitiges Team, das, Entwurf, in dem mehrere Designer gleichzeitig an dem gleichen Entwurf über Einheimischem oder globalen Netzwerken arbeiten, schon die Fähigkeit behalten, alle Entwurfsphase sichtbar zu machen, ohne zu müssen, jede lästige Einrichtung oder Prozessmanagement auszuhalten.

Gleichzeitiger Entwurf des Abbildung 4 für mehrere Anwender kann Entwurfszyklen schrumpfen und Betriebsmittel optimieren. Quelle: Mentor-Grafiken

Von KEITH FELTON.