Nachrichten

Das moderne Verpacken spielt eine größere Rolle und wird eine lebensfähigere Wahl, zum von neuen System-stufigen Chip-Entwürfen zu entwickeln, aber es stellt auch Chip-Hersteller mit einer verwirrenden Reihe von Wahlen und manchmal von kräftigen Preis dar.

Automobil-, Server, Smartphones und andere Systeme haben modernes in der einen oder anderen Form verpacken umfasst. Für andere Anwendungen ist es Übermaß, und ein einfacheres Warenpaket genügt. Noch ist das moderne Verpacken schnelles Werden eine attraktive Wahl für viele. Die Industrie entwickelt neue Formen des modernen Verpackens oder der Höhereinstufung der vorhandenen Technologien für eine Benutzungsmöglichkeit, wie 5G und AI.

Es hat die Industriejahre gedauert, um an diesen Punkt zu gelangen. Würfel in einem rudimentären Paket zusammenzubauen ist für Jahrzehnte möglich gewesen. Aber als Gradeinteilung von Läufen aus dem Dampf heraus, verpackend, einen ganzen neuen Satz Architekturwahlen zu erschließen, denen Leistung verbessern kann, Energie zu verringern und Flexibilität in Entwürfe zu hinzufügt, fertigen Sie sie für spezifische Märkte und Zeit auf Markt zu verringern besonders an.

Keine Paketart kann allen Bedarf erfüllen, jedoch. Jede Anwendung ist unterschiedlich und jede hat seine eigenen einzigartigen Anforderungen. In einigen Fällen ist möglicherweise das moderne Verpacken nicht einmal die rechte Lösung.

Halbleiter-Technik überprüfte den Nutzen und die Herausforderungen des modernen Verpackens in vier Märkten — Server, Netzwerkausstattung, intelligente Gläser und Militär-/Luftfahrt. Während dieses gerade eine Probe der möglichen Anwendungen ist, hebt es einige der Kernfragen hervor und Herausforderungen, wenn sie das Chip-Hersteller verpacken, stellen in der Zukunft gegenüber.

Der Gesamt-Verpackenmarkt ICs war $68 Milliarde im Jahre 2019, entsprechend Yole Développement wert. Von dem war die moderne Verpackungsindustrie $29 Milliarde im Jahre 2019 und wird erwartet zu wachsen durch 6,6%, um $42 Milliarde, entsprechend Yole im Jahre 2025 zu erreichen.

Server
Gewöhnlich einen führenden Entwurf voranzubringen, beruhen Geräthersteller auf Chipskalierung. Das Ziel ist, mehr Funktionen auf einem monolithischen Würfel an jedem Knoten des neuen Prozesses zu verpacken, wenn ein neuer Knoten ungefähr jedes 18 bis 24 Monate bereitstellt. Aber Skalierung wird an jedem Knoten schwieriger und teuer, und der Preis-/Leistungsnutzen vermindert. So, während die Gradeinteilung fortfährt, stufen nicht alle Komponenten in einem System gleichmäßig ein.

„Es ist, wirklich ungefähr zu sterben Wirtschaft,“ sagte Walter Ng, Vizepräsidenten der wirtschaftlicher Entwicklung an UMC. „An den Blutenrandknoten, Oblatenkosten, sind so wenige Kunden astronomisch und wenige Anwendungen können sich leisten, teure Verfahrenstechnik zu nutzen. Sogar für Kunden, die die Kosten sich leisten können, sterben einiges von ihrem Größen laufen oben gegen die maximale Fadenkreuzgröße. Das selbstverständlich Ergebnisse in den Ertragherausforderungen, das dann weiter das gekostete Problem verbittert. Kunden wünschen eine optimierte technische Lösung, die eine kosteneffektivere Geschäftslösung liefert. Die Dauer, die sie nimmt, um zu entwerfen und ein großes Ein-Chip-System (Soc) am Blutungsrand zu überprüfen ist auch ein Interesse für viele von einer Zeit-zumarktperspektive.“

In der Serverwelt diese Punkte zur Auflösung — Entladungsfunktionen, die nicht von der höchstentwickelten digitalen Logik erfordern oder profitieren — sowie heterogene Integration unter Verwendung einer Hochgeschwindigkeitswürfel-zuwürfelverbindung. Es gibt einige verfügbare Wahlen, aber das gegenwärtige Summen ist um chiplets.

In den chiplets ein Chip-Hersteller möglicherweise hat ein Menü von modularen Würfeln oder chiplets, in einer Bibliothek, nicht, die am gleichen Prozessknoten entwickelt werden müssen. Im Allgemeinen ähnelt ein Entwurf, der chiplets umfasst, einer monolithischen Soc, aber ihr kostet kleiner, um sich zu entwickeln.

Alles dieses klingt auf Papier gut, aber es gibt einige Herausforderungen. „Dieses ist eine auftauchende Umwelt. Es ist ein neues Modell. Es gibt nicht viele Standards, wenn es um Schnittstellen geht. Die frühen Adoptierenden von chiplet Integration neigen, integrierte Unternehmen vertikal zu sein, die alle Gestaltungselemente steuern können, und speziell die Schnittstellen,“ sagte Eelco Bergman, älterer Direktor der wirtschaftlicher Entwicklung an ASE, in einer Darstellung bei der neuen Konferenz IMAPS2020. „Heute, werden die chiplet Entwürfe in großem Maße durch einen Chipentwickler gefahren, ob der ein IDM oder ein fabless Lieferant ist. Während die Industrie entwickelt und die Ökosysteme erschließen, sehen Sie diese Änderung.“

Andere stimmten zu. „, Busentwurf verstehend und -schnittstellensind Spezifikt. wirklich kritisch. Wenn es eine eigene Situation ist, dann offenbar wird der Kunde Hauptrolle oben dort übernehmen beenden. Das ist eine Zeitlang wahr,“ sagte Mike Kelly, Vizepräsidenten des modernen Pakets und der Technologieintegration bei Amkor, in einer Darstellung. „Sobald wir einen Platz herstellen, in dem wir allgemeine Busarchitektur haben, die jeder und werden gut spezifiziert versteht, dann kann Entwurf sehr flexibel sein, ob es ist ein vertikal integriertes Unternehmen, IDM oder ein OSAT in der Tat.“

AMD, Intel und einige andere haben chiplet ähnliche Architektur vorgestellt. Zum Beispiel anstelle eines großen monolithischen, AMDs sterben spätester Serverprozessor, den Linie kleinere Würfel in einem Modul integriert, nannte manchmal ein Multichipmodul (MCM). Die Chips werden unter Verwendung einer Würfel-zuwürfelverbindung angeschlossen.

Gekennzeichnet als ein 2D chiplet Entwurf, AMDs enthält MCM ein integriertes Input/Output und Gedächtniskontrolleur sterben basiert auf einem Prozess 14nm. Dieses sterben Sie wird aufgestellt in der Mitte. Stirbt Prozessor acht 7nm auch werden inkorporiert im MCM. Vier, die Prozessor stirbt, werden auf jeder Seite des Inputs/Output sterben aufgestellt.

Abb. 1: AMDs EPYC-Serverprozeß mit 8 Kernwürfeln und 1 Input/Output sterben Quelle: AMD

Für seine Serverprozessorlinien bewegte sich AMD auf eine chiplet ähnliche Annäherung aus verschiedenen Gründen. „, zwecks die erforderliche Leistungstendenz der Leistung 2X alle zwei Jahre fortzusetzen, werden wir chiplets benötigen, mehr Transistoren am besseren Ertrag nicht nur zu ermöglichen, aber die Gesamtmenge des Modernknotensilikons verringern,“ sagte Bryan Black, ein emeritiertes Mitglied bei AMD, in einer Darstellung.

Vorwärts gehend, plant AMD, seine MCM-Bemühungen auf der Serverprozessorfront zu erweitern. Es plant auch, chiplets unter Verwendung 3D zu entwickeln, das Techniken stapelt. „Während wir in stapelndes 3D umziehen, werden wir alle diese Herausforderungen verbittern, die wir an in 2D bearbeitet haben,“ Black sagten.

haben 2D und chiplet 3D-based Entwürfe viele der gleichen Herausforderungen. „Chiplets sind nicht frei,“ sagte Black. „Sie haben Kosten, die mit ihnen, in Verpackenkosten und in einer Zunahme der Würfelbereichskosten verbunden sind. Wir können eine monolithische Komponente mit Bereich 2X nicht nehmen und ihn in zwei unterzuteilen kleiner sterben Sie, die gerade 1X Bereich jedes sind. Es gibt Unkosten, beim In Verbindung stehen zwischen den zwei sowie zusätzliche Machtlogik, zusätzliche Kohärenzlogik, zusätzliche abstoppende Kontrollen und sowie leistungsfähige Testkontrollen. Wir haben eine Tonne Extra-Steuerlogik zusätzlich zur Input-/Outputkommunikation oben, die angefordert wird, um diese zwei Würfel anzuschließen und sie Sein so ähnlich schauen zu lassen so man sterben Sie als mögliches.“

Auf das erfordert ein Paket Würfel mit den guten Erträgen, bekanntes gutes auch genannt sterben. Ein Schlechtes sterben im Paket kann zu Produkt oder Systemfehler führen. „Es gibt parametrische Veränderung aller Würfel. Und so haben wir ein grundlegendes Test- und Kennzeichnungsproblem der Multiwürfellösungen. Einige sind langsam. Einige sind schnell. Einige verbrauchen mehr, oder weniger Energie,“ Black sagte.

Hitze, Netzverteilung und Zuverlässigkeit sind auch Herausforderungen mit chiplet-ansässigen Entwürfen. Und dann, wenn das Paket ausfällt, ist die große Frage, wer Verantwortung nimmt. Ist es der Chipverkäufer, der IP-Lieferant oder das Verpackenhaus?

Für dieses kann die Verpackungsindustrie von den vorhergehenden Erfahrungen, besonders in den Anfangsstadien von 2.5D lernen. Mit 2.5D werden Würfel nebeneinander auf einen Interposer gestapelt oder gesetzt. Der Interposer, der durch Silikon vias (TSVs) inkorporiert, tritt als die Brücke zwischen den Chips und einem Brett auf.

In den Anfangsstadien von 2.5D, wrangen Geräthersteller mit verschiedenen Würfeln, Integrationsfragen und Ertragherausforderungen. Im Laufe der Zeit obwohl, Verkäufer durch die Probleme arbeiteten.

„Ich erinnere, mich als die Projekte 2.5D begannen,“ Amkors an Kelly sagte. „Die Nummer Eins-Sache, die uns half, erhielt Erträge bis zu einem gewissen Punkt. Dann war es keine enorme durch die wenigen Ertragverluste zu sortieren Herausforderung, dass Sie hatten.“

Wenn ein Würfel nicht Spezifikt. traf, würden Verkäufer dann eine umfangreiche Grundursacheanalyse des Gerätes leiten. Dieses erfordert eine solide Prüfungsstrategie.

Die gleiche Art des Rezepts konnte für heterogene Integration unter Verwendung der chiplets eingeführt werden. Wie vor, sich entwickelnd stirbt mit guten Erträgen ist kritisch. „Sie werden sie zu einem anderen Extrem nehmen. Sie haben mehr Würfel und mehr Lötmittelgelenke. Aber, solange Ihr grundlegendes Montageverfahren felsenfest ist, wird es nicht von einer Diskussion so schmerzlich sein, wie wir sie mit 2.5D fanden,“ Kelly sagte.

Tatsächlich muss das Paket gute Erträge zu den annehmbaren Kosten haben. Aber, wenn ein Ausfall auftritt, geht es zurück zum Lieferanten. „Im Endeffekt, ist der Lieferant der, der für das Produkt schließlich verantwortlich ist. Aber die Versorgungsbasis, die sich stützte, dass Chiplieferant dort ist, in diesem Fehleranalyseprozeß zu helfen. Sobald das identifiziert wird, dann wird die Verbindlichkeiten und die Verantwortung,“ viel klarer, Bergman ASES sagte.

Das Ziel ist, Ausfälle an erster Stelle zu verhindern. Das wählt einen ganzheitlichen Ansatz, der mit dem Entwurf beginnt. „Durch die Entwurfsphase, finden wir, was Bestes mit dem Kunden bearbeiten wird,“ sagten Ken Molitor, leitenden Geschäftsführer bei Quik-PAK heraus. „Wir schlüsselfertig das gesamte Projekt, in dem wir das Substrat entwerfen, haben das Substrat fabriziert und finden dann einen zusammenhängenden Entwurf. Dann haben wir ihn zusammengebaut. Es gibt bestimmte Meilensteine (während des Prozesses.) Das neigt, das Risiko an seinem Ende und in unserem Ende zu verringern.“

Netzwerkausstattung
Netzwerkausstattungsverkäufer stellen viele der gleichen Herausforderungen gegenüber. Das Netz ist ein komplexes System, das vom Innenministerium zur Wolke überspannt. Um diese Märkte zu adressieren, verkaufen Telekommunikationsgeräteverkäufer verschiedene Systeme für verschiedene Teile des Netzes.

Zum Beispiel in einem Teil des Netzes, verkauft Cisco einen Router für umfangreiche Dienstleister. Ein Router verweist das Netz unter Verwendung der IP-Datenpakete. Ciscos spätester Router basiert auf seinen Selbst, innerbetriebliches ASIC. Errichtet um einen Prozess 7nm, Ciscos ermöglicht monolithisches ASIC Tbps 12,8 der Bandbreite auf dem gleichen Chip.

Cisco entwickelt auch ASICs für seine anderen Vernetzungsprodukte. Andere Telekommunikationsgeräteverkäufer entwickeln ASICs, auch.

Verkäufer sind auch, einführend aus verschiedenen Gründen erforschend oder alternative Ansätze. An jedem Knoten wird ASIC größer und teurer. Es enthält auch ein SerDes (Serializer/Seriell-Parallel-Umsetzer), das Hochgeschwindigkeitschip-zuchipkommunikationen liefert.

„Die Netzbandbreite, die Anforderungen einstuft, ergibt eine Zunahme der Vernetzung ASIC stirbt Größe mit jeder Technologiegeneration,“ sagte Valery Kugel, einen älteren bemerkenswerten Ingenieur am Wacholderbusch, in einer Darstellung. „(Das) SerDes besetzt einen großen Teil des ASIC-Bereichs.“

Es gibt andere Fragen. ASIC besteht aus den digitalen und analogen Blöcken. Der digitale Teilnutzen von der Skalierung, mehr Funktionen mit höherer Bandbreite ermöglichend. Aber nicht alles profitiert von Skalierung.

„Die SerDes-Funktion schrumpft nicht. Die ist eine analoge Struktur. Sie stuft nicht gut ein,“ sagte Nathan Tracy, einen Technologen und Manager von Industriestandards bei TE Connectivity. Tracy ist auch der Präsident des optischen Vernetzungs-Forums (OIF), eine Industriestandardgruppe.

Es gibt einige Lösungen hier, einschließlich chiplets. Um Würfel in einem Paket anzuschließen, entwickelt OIF eine Würfel-zuwürfelSchnittstellennorm genanntes CEI-112G-XSR. XSR schließt chiplets und optische Maschinen in MCMs an. Es ermöglicht Datenraten bis zu 112Gbps über einer Verbindung der kurzen Reichweite. XSR ist noch in der Entwurfsform.

Es gibt einige Weisen, chiplets und XSR in der Netzwerkausstattung einzuführen. Zum Beispiel wird große ASIC in zwei kleinere Würfel aufgespaltet, die unter Verwendung einer XSR-Verbindung angeschlossen werden.

In einem anderen Beispiel ist der große SerDes-Block oben in vier defekt, die kleineres Input/Output stirbt. Dann in einem MCM, sitzt ASIC in der Mitte, die durch vier kleinere Input-/Outputchiplets umgeben wird.

Abb. 2: Beispiel eines Ethernet-Schalters Soc, der Würfel-zuwürfelzusammenhang erfordert. Quelle: Synopsys

Darüber hinaus konnte ein Geräthersteller optische Maschinen mit einem Schalterchip ASIC in einem MCM integrieren.

„Es gibt viel Industriesummen über mit-verpackte Optik,“ sagte Tracy. „Ich spreche über die Möglichkeit des Bewegens weg von steckbaren optischen Transceivers am Gesichtsblatt des Schalters auf Haben das optische Triebwerk-befestigte direkt auf dem zugeschalteten Silikon. Sie benötigen eine Niederleistungshochgeschwindigkeitsverbindung. Der Fokus dieser Diskussion ist XSR-Entwicklung OIFS.“

Die Annahme von chiplets hängt von der Anwendung ab. In einigen Fällen ASICs noch sinnvoll sein. Es gibt einige Faktoren hier, wie Kosten und Ertrag. „Es ist ganz über Verringerungs-Leistungsaufnahme,“ sagte Tracy.

„Gebrauch der chiplets darf das Haupt verringern stirbt innerhalb der Fadenkreuzgrößengrenzen zu passen die Größe. Aber die meisten IC sind nicht das begrenzte Fadenkreuz. So arbeitet dieses Argument nur für eine kleine Anzahl IC. Es ist ein überzeugendes Argument, das nicht auf die meisten Entwürfe zutrifft,“ nach Ansicht eines Experten. „Wenn Sie den Entwurf in zwei aufspalten, erhalten Sie 2X die Zahl des Würfels pro Oblate. Annehmen Defekte ‚D‘ pro Oblate sind verhältnismäßig konstant, dann Ihr Ertrag geht von X-D bis 2 X-D. Of Kurs, es nimmt zweimal da viel sterben pro Paket, also Ihr Effektivverzinsung ist (2X-D)/2 = X-D/2. Sie haben effektiv die Defekte zur Hälfte auf Kosten komplexeren zwei sterben gegen eins sterben Paket geschnitten. Da Multiwürfelverpackungstechnik im Laufe der Zeit verbessert, ist dieses kleiner einer Frage.“

Intelligente Gläser
Diese Lösungen arbeiten für Vernetzungsgang, aber der Absatzmarkt für Konsumgüter hat verschiedene Anforderungen, besonders für die neuen und auftauchenden Produkte.

Zum Beispiel in R&D, entwickeln einige Firmen zukünftige intelligente Gläser oder AR-/VRgläser. Virtuelle Realität (VR) ermöglicht Benutzern, Umwelt 3D zu erfahren virtuelle. Vergrößerte Wirklichkeit (AR) nimmt computererzeugte Bilder und bedeckt sie auf dem System.

Wenn die Technologie arbeitet, konnten AR-/VRgläser für Datenwiederherstellung, Gesichtserkennung, Spiele und Sprachübersetzung benutzt werden. Sie konnten eine Darstellung oder eine Tastatur auf einer Oberfläche auch projektieren.

„[AR/VR] und ihre verschiedenen Geräte sind nur zu Beginn ihrer Reise, zum die zukünftige Datenverarbeitungsplattform zu werden,“ sagte Chiao Liu, Direktor und Forschungswissenschaftler an den Facebook-Wirklichkeits-Labors, in einem Papier am IEDM des letzten Jahres.

Ein nützliches und billiges Paar intelligente Gläser zu entwickeln ist keine einfache Aufgabe. Diese Produkte erfordern neue Niederleistungschips, Anzeigen und Schnittstellen. In diesen Gläsern sind die Programme unter Verwendung der Stimme, des Augenanstarrens und der Kopf-/Körperbewegungen aktiviert. Alle diese Technologien müssen sicher sein.

„Wir werden drastische Verbesserungen allgemein benötigen,“ sagte Ron Ho, Direktor der Silikontechnik bei Facebook, in einer Darstellung an IMAPS2020. „Ich benötige viel mehr Leistung im Verhältnis zu Energie, als ich in der Lage bin, in den Systemen heute zu stützen. Im Allgemeinen muss ich Sachen mit niedrigerer Latenz schneller laufen lassen.“

Um intelligenten Gläsern am rechten Formfaktor zu ermöglichen, ist IC-Verpacken Schlüssel. „Ich muss Pakete handhaben, die Sachen wie erhöhte Leistung und niedrigere Latenz ermöglichen,“ Ho sagte. „Sie können Chips nicht zwingen, um über eine Multizoll-Spur hinauszugehen und ein Bündel Energie auf PCIe zu brennen. Aber eher Sie Mitpaket sie und sie neben einander setzen. Und durch TSVs, haben sie eine viel höhere Bandbreite und Verbindungen der höheren Leistung.“

An IEDM machte Facebook einige Anhaltspunkte über seine AR-/VRgläser bekannt, die in R&D. sind. In einem Papier umriß Facebook die Entwicklung einer Schnittstellentechnologie des maschinellen Sehens für AR-/VRgläser. Die zugrunde liegende Technologie ist ein moderner CMOS-Bild-Sensor.

Cmos-Bild-Sensoren liefern die Kamerafunktionen in den Smartphones und in anderen Produkten. Aber Standardbild-Sensoren sind nicht für AR-/VRgläser ausreichend. Was angefordert wird, sind Maschinevorstellung optimierte Bild-Sensoren mit dem modernen Verpacken. Im Papier beschrieb Facebook einen Dreischichtbild-Sensor. Die erste Schicht ist ein Bild-Sensor mit einer Verarbeitungseinheit, gefolgt von einem Anhäufungsprozessor und dann eine Wolkenberechnungsplattform.

Facebook erwähnte auch kupfernes hybrides Abbinden. Für dieses werden die Würfel unter Verwendung einer Kupfer-zukupferdiffusionsschweißentechnik gestapelt und angeschlossen. Sie ist unklar, wenn Facebook diesen Weg hinuntergeht, aber hybrides Abbinden ist eine bekannte Technologie in der Bild-Sensor-Welt.

Militär-/Luftfahrt
Für Jahrzehnte unterdessen hat das US-Verteidigungsministerium (DoD) erkannt, dass Chiptechnologie für US-Militärüberlegenheit wesentlich ist. Für verschiedene Systeme benutzt die Verteidigungsgemeinschaft Chips an fortgeschrittenen und reifen Knoten. Das Verpacken ist auch ein kritisches Teil der Gleichung.

Militär-/Luftfahrt bezieht eine Vielzahl Kunden in verschiedene Anforderungen mit ein, obgleich es einige allgemeine Themen hier gibt. „Wir halten viele verschiedenen Sektoren instand,“ Quik-PAKs Molitor sagte. „Wir halten das Mil/die aero Industrie instand. Das Mil/die aero Programme neigen, langlebig zu sein. Sie gewohnt zu, Komponenten zu beschäftigen, die für 20 bis 30 Jahre arbeiten müssen.“

Mil/aero Kunden stellen andere Herausforderungen gegenüber. Wie mit dem kommerziellen Sektor, sind die Kosten des Entwickelns von modernen Chips teuer, aber der Nutzen schrumpft an jedem Knoten. Plus, sind die Volumen für die Verteidigungsgemeinschaft verhältnismäßig niedrig.

Manchmal benutzt die Verteidigungsgemeinschaft non-U.S. Gießereien, um moderne Chips zu erreichen, aber es zieht es vor, zu Sicherheitszwecken zu verwenden Verkäufer an Land. Mil/aero Kunden wünschen eine verlässliche und sicherlich Versorgungskette für beide Chips und Pakete.

Nichtsdestoweniger sucht der DoD nach alternativen Ansätzen über Chipskalierung hinaus, nämlich heterogene Integration und chiplets.

Zum Beispiel wurde Intel vor kurzem einen neuen Vertrag für die neue Bemühung chiplet des DoDs, nannte das hochmoderne heterogene Programm des Integrations-Prototyps (SCHIFF) vergeben. Unter dem Plan hat Intel ein neues US-Handelswesen um chiplets hergestellt. Dieses Programm gibt Kunden Zugang zu Intels Verpackenfähigkeiten, einschließlich den DoD und die Verteidigungsgemeinschaft.

Es gibt verschiedene Teile zum SCHIFFS-Programm. Während Intel den digitalen Teil des Programms gewann, wurde Qorvo das Rf-Teil des SCHIFFS-Projektes zugesprochen. Unter diesem Projekt gründet Qorvo eine heterogene Verpackungsgestaltung Rfs, eine Produktion und eine Erstausführungsmitte in Texas. Diese Mitte dient hauptsächlich die Verteidigungsgemeinschaft.

Qorvo ist nicht neu zu Mil/aero. Jahrelang stellt der Lieferant von Rf-Geräten und von anderen Produkten Gießerei und Packdienste für Mil/aero und den kommerziellen Sektor zur Verfügung. Die Firma entwickelt die Geräte, die auf Galliumnitrid (GaN) basieren, Galliumarsenid (GaAs) und anderen Prozessen.

In Mil/aero, haben die Verpackenanforderungen im Laufe der Jahre geändert. „Als ich zuerst anfing, für Qorvo vor vielen Jahren zu arbeiten, wünschte niemand uns sie senden verpackte Teile. Mil/aero gewünschte bloße sterben,“ sagte Dekan White, Direktor der Verteidigung und der Luftfahrtmarktstrategie bei Qorvo. „Wir haben die Marktänderung von einer Militär-Luftfahrtart Markt, die bloßer Würfel ist, an Verpackenund Verpackenintegration gesehen. Vor das Verpacken ist umweltsmäßig robust, als es Jahren war. Wir tun viel Verpacken für Mil/aero in einer Vielzahl von verschiedenen Paketen, abhängig von Leistungspegeln, Wärmeableitung und Robustheit für Erschütterung.“

Im Rahmen des SCHIFFS-Programms stellt Qorvo heterogene Packdienste unter Verwendung der Geräte zur Verfügung, die auf GaN, GaAs und Silikon basieren. Das Ziel ist, zu treffen, was der DoD SWAP-C, ein Akronym nennt, das die Größen-, Gewichts-, Energie- und Kostenanforderungen für Pakete in den verschiedenen Anwendungen, wie In Phasen einteilenreihenradarsystemen, unbemannten Fahrzeugen, Plattformen der elektronischen Kriegsführung und Satelliten bezeichnet.

Das SCHIFFS-Programm wird für das Verpacken übersetzt, obgleich Qorvo einen Supermarkt liefert. Es fährt fort, Gießerei und Packdienste für Mil/aero Kunden zur Verfügung zu stellen. „Wir modellieren es nach unserem Gießereimodell. Wir verwenden die gleiche Art der Art des freien Zugangs des Modells. Und dieses würde ein Service sein. Sie konnten in unserer Gießerei entwerfen. Und dann konnten Sie sagen, ‚können Sie jene Teile nehmen und setzen sie dann in ein Paket? ‚So ist dieses ein Zusatz, oder Expansion unserer gegenwärtigen Fähigkeit,“ sagte White.

Unterdessen bezieht Mil/aero Maßarbeit mit ein. Jeder Kunde hat möglicherweise verschiedene Verpackenanforderungen mit verschiedenen Herausforderungen.

Nehmen Sie Rf, zum Beispiel. „Eine der Herausforderungen, die Sie in der Rf-Gemeinschaft haben, ist, sobald Sie ein Gerät in ein Paket setzen, es ändert die Rf-Leistung,“ sagte White. „Sie müssen Ihre Chips und Ihr MMICs entwerfen, um innerhalb dieser Pakete zu passen, und so nah durchzuführen, wie Sie können vielleicht zu ihrer ursprünglichen beabsichtigten Leistung.“

In diesem Sinne modellieren sich Entwickeln chiplets um Rf ist einfacher sagte als getan. „(SCHIFF) wird anvisiert, um GaN, GaAs und Silikon zu benutzen. Sie werden auch ganz nach innen von diesen heterogenen Paketen integriert,“ White sagte. „Das höhere in der Frequenz, die das schwieriger Sie gehen, wird sie, um einen chiplet-artigen Entwurf zu tun. Der ist einer der Bereiche, dass wir als Teil des SCHIFFS erforschen. Dieses tut, was die Regierung ein chiplet-artiges eines Entwurfs nennen würde. Und das wird nicht definiert vollständig noch.“

Schlussfolgerung
Es gibt viel anderer Märkte, die erwartet werden, um in Richtung zur heterogeneren Integration zu drücken. Apples bewegen sich billige Maccomputer auf einen innerlich entwickelten Prozessor M1, der CPU-Kerne, Grafiken, eine Lernfähigkeit- einer Maschinemaschine in einem „kundengebundenen Paket integriert,“ nach Ansicht der Firma.

Der ist gerade der Anfang, auch. Es gibt neue Gelegenheiten für das Verpacken, in anderen Märkten, wie 5G, AI, bewegliches und viel von Herausforderungen, zum sich sie anzuschließen. Aber es scheint, keinen Mangel an Gelegenheit zu geben, die Industrie beschäftigt zu halten, unter den neuen und monumentalen Änderungen, die im Markt stattfinden. (Von Mark LaPedus)