Nachrichten

Verpackensubstrat CSP
CSP (Chip Scale Packages)
Chip Scale Packaging (CSP) verwendet feine Mustertechnologie, der sehr kleinen vias, ultra dünne kupferne Folie und baut Struktur für Entwürfe und Flexibilität mit hoher Dichte auf. Das CSP-Substrat liefert hohe Zuverlässigkeit in der Verbindung und in der Isolierung.
 

Eigenschaften

Feine kopierende Technologie für Entwurf mit hoher Dichte
Bauen Sie Struktur für hohe Entwurfsflexibilität auf
Hohe Zuverlässigkeit in der Verbindung und in der Isolierung
Annahme niedrigen CTE-Materials passend für Knall

Materielles BT-Harz

Schichtzählung 2~6

Linie und Raum 0.020mm/0.020mm

Paket-Größe 3x3mm | 19x19mm

Brett-Stärke 0.13mm

 

 

Verpackensubstrat FCCSP
FC-CSP (Flip Chip) CSP
Flip Chip CSP (FC CSP) verwendet stoßende Technologie des Halbleiterchips anstelle des Drahtanschlusses, um die Stoßauflagen auf dem Substrat direkt an die Verpfändungsauflagen des Chips anzuschließen. Mit der Größe des Plans mit hoher Dichte und der Kleinsendung liefert diese Technologie Kostenaufstellung.
 

Eigenschaften

Hohe Input-/Outputzählung und -kurzschluß verbindet sich untereinander.
Hohe Plandichte.
Kostenaufstellung wegen der Kleinsendungsgröße.
Feines Muster u. feine Stoß-Neigung
Feste Lötstopplackpositionstoleranz
Flip Chip Bumping Technology

Materielles BT-Harz

Schichtzählung 2~6

Linie und Raum 0.020mm/0.020mm

Stoß-Neigung 0.15mm

Mikro über und Land 0.065mm/0.135mm

 

Verpackensubstrat PBGA

Plastikball-Gitter-Reihe (PBGA) schließt den Chip an das Substrat an und kapselt ihn mit einem Plastikgestaltungsmittel ein. Der optimierte Substratentwurf liefert erhöhte thermische und elektrische Leistung und Masshaltigkeit, um auf Paket zu verpacken.

 

Eigenschaften

Optimierung des Substratentwurfs in Betracht der thermischen und elektrischen Leistung
Feinere Ballneigung und Verdünnerpaketstärke
Hohe elektrische Leistung passend, Seillänge kurzzuschließen
Hinterer Prozess der Ätzung
Verfügbar für Halbleiterchip u. Drahtanschluss
Verdrahtung mit hoher Dichte durch Halb-Zusatzprozeß
Feine Musterbildung, zum auf Spurntechnologie zu verpfänden
Auf Paket zu verpacken Substratmaßstabilität,
Nicht bleihaltiger Plattenentwurf für Verbindung

Materielles BT-Harz

Schichtzählung 2~6

Linie und Raum 0.020mm/0.020mm

Paket-Größe 21x21mm | 35x35mm

Brett-Stärke 0.21mm

 

Verpackensubstrat BOC
BOC (Brett auf Chip)
Brett auf Entwürfen des Chips (BOC) haben das Substrat verpfändete zur Satzseite des Würfels, und Drahtbindungen werden zwischen den Leitern des Substrates und den Bondauflagen auf dem Würfel angeschlossen.
 

Eigenschaften

Gelochte Schlitze für niedrige Kosten und Position der hohen Genauigkeit
Verlegte Schlitze der niedrigen Kosten
Feine kopierende Technologie für Entwurf mit hoher Dichte
Verringern Sie Rauschen, indem Sie einen kurzen elektrischen Weg verwenden

Materielles BT-Harz

Schichtzählung 2~4

Linie und Raum 0.030mm/0.030mm

Schlitz-Maßtoleranz +/-0.05mm

Brett-Stärke 0.13mm

 

Verpackensubstrat FMC
FMC (Flash-Speicher-codierte Karte)
Flash-Speicher-codierte Karte (FMC) ist das Substrat für Flash-Speicher-größtintegrierte Speicherbauelemente, die speichern, Daten leicht zu lesen und zu schreiben.
 

Eigenschaften

Psr-Oberfläche planarization
Weiches Au/harte Auplatte u. -helligkeit
Substratverholensteuerung

Materielles BT-Harz

Schichtzählung 2~6

Linie und Raum 0.040mm/0.040mm

Brett-Stärke 0.13mm

Oberflächenendhartes Au 5um/0.5um, weiches Au 5um/0.3um

 

Andere wie Verpackensubstrat des Schlückchens, Verpackensubstrat MEMS/CMOS, MiniLED-Substrat, LED-Chippaketsubstrat, MCP-Substrat etc.

 

Anwendungen:

Gedächtnis des Flash-Speichers Card/NAND, D-RAM, DDR2, GDDDR4, GDDDR5, Mikroprozessoren/Prüfer, ASICs, Gatteranordnungen, Gedächtnis, DSPs, PLDs, Grafiken und PC-Chipsätze, zelluläre, drahtlose Telekommunikation, PCMCIA-Karten, Laptop PC, Videokameras, CD-Laufwerk, PLDs,

Bewegliche Anwendung ProcessorBaseband, SRAM, D-RAM, Flash-Speicher, Digital-Basisband, grafischer Prozessor, Multimedia-Prüfer, Anwendungs-Prozessor.