Nachrichten

IC-Versammlungssubstrat-PWB-Bretter ist das zukünftige PWB in CHINA und auch für ganze Weltleute, erforderte es uns, immer unsere Technologie für Produktion zu verbessern. Horexs als einer der berühmten dünnen FR4 Leiterplattehersteller, kann R&D-Studie auch nicht stoppen und kann Import nicht stoppen voranbrachte mehr Maschinen.

Paketsubstrat, das eingebettete passive Komponenten enthält
Einschließlich integriertes passives Komponente-solche so Induktoren, Kondensatoren, Sicherungen und Widerstände, Verpackensubstrat, das Technologie einbetten, integrierte Kondensator und Induktor für Filtertechnikentwicklung
Diffusion, die mit eingebetteten Wirkanteilen verpackt
Provide bettete Chipverpackungstechnik mit den folgenden Ausrüstungsbeschreibungen ein
Einzelnes Chipdiffusionspaket
Multi-Chipverpacken
System-auf-Chippaket
Mehrschichtige RDL-Verdrahtung
Starkes Kupfer auf der Rückseite des Chips liefert bessere Wärmeableitung.
Dünnes Paket (unten zur Höhe des Pakets 200um)
Innovatives dämpfungsärmes materielles Paketsubstrat
Synchron Importprozessproduktion mit den innovativsten Materialien in der Industrie, Kunden mit den spätesten und besten Wahlen für Hochfrequenzanwendungsbedarf versehend
Ultra-feine Interposerprodukte
Super feine Interposerlösungen für die folgenden Ausrüstungsbeschreibungen:
Kupferne Stöße mit verschiedenen Oberflächenbehandlungen unterhalb des Mittelabstandes 100um,
Stoß AUFLAGE ist kleiner als 50 Mikrometer;
Das Loch unter dem Stoß ist 35um,
FEINLINIEN-8/8 Mikrometer
Hohlraumtechnologie
Setzen Sie einzigartige SÄULEN-Technologie DES ZUGANGS ein, um verschiedene Lösungen mit Verpackensubstraten des HOHLRAUM-Entwurfs zu entwickeln.
Kupferne Stöße mit verschiedenen Oberflächenbehandlungen
Kupferne Stöße mit verschiedenen Oberflächenbehandlungen mit einem Mittelabstand von 100 Mikrometern oder von kleiner, einschließlich Antioxidierungsfilm, Nickel-Palladiumgold, die Zinn-untergetauchten/verzinnten kupfernen Stöße, etc.
FCCSP, coreless Verpackensubstrate FCBGA für leistungsfähige digitale Chipanwendungen
Jede Schicht passt sich den folgenden Entwurfsrichtlinien an:
Strichstärke/Linie Abstand: 15/15um,
Durch Lochdurchmesser: 40um oder sogar kleineres,
Isolierungsstärke: 25um oder weniger