Nachrichten

Gedächtnisse aller Arten stellen Druck gegenüber, während Nachfragen wachsen, damit die größere Kapazität, die preiswerteren, schnelleren Geschwindigkeiten und die niedrigere Energie den Ansturm von den neuen Daten behandelt, die täglich erzeugt werden. Ob es gut eingerichtete Gedächtnisarten oder neue Ansätze ist, wird anhaltende Arbeit angefordert, um als, unser Bedarf am Gedächtnis vorwärts sich bewegen einzustufen zu halten wächst an einem Beschleunigenschritt.

„Daten sind die neue Wirtschaft dieser Welt,“ sagte Naga Chandrasekaran, Senior-Vizepräsident der Technologieentwicklung am Mikrometer in einer Volldarstellung bei der neuen IEDM-Konferenz.

Chandrasekaran nannte einige Beispiele, die die Explosion in den Daten veranschaulichen. Für Gesundheitswesen allein, erzeugte die Industrie 153 exabytes von Daten im Jahre 2013, eine Zahl, die wahrscheinlich bis zum 15mal im Jahre 2020 wuchs. Es gibt auch 10 Milliarde gebräuchliche tragbare Geräte, jedes von, welchem neue Dateien erzeugt, speichert, teilt und strömt. Auf globaler Ebene ist die Gesamtmenge von den Daten, die jeden Tag erzeugt werden, irgendwo im Auftrag 2,5 Quintillionsbytes, und die Zahl steigt schnell.

Diese Welle von Daten war ein großer Fahrer hinter dem Wachstum der Chipindustrie im Jahre 2020. Am Industrie-Strategie-Symposium SEMIS diese Woche, zeigten Analytiker auf den als eine der großen Überraschungen in anhaltendem Chipindustriewachstum, trotz der Erwartungen, dass Zahlen der Behälter wegen der Pandemie wurden.

„Gedächtnis war ein wichtiges Element,“ sagte Mario Morales, Programmvizepräsidenten für das Ermöglichen von Technologien und von Halbleitern an IDC. „Gedächtnis wuchs 10,8%. Aber NAND wuchs mehr als 30%.“

Alle diese Daten erfordert Gedächtnis während seines Lebenszyklus, und die IEDM-Darstellung breitete drei Hauptsorgen für drei Kategorien Gedächtnis aus: D-RAM-, NAND-Blitz und neue Technologien.

D-RAM-Skalierungsherausforderungen
D-RAM bleibt eine Schlüsselkomponente der meisten Lösungen. Es wird nachgewiesen, billig, und im Allgemeinen zuverlässig. Aber es ist auch weit von perfektes. Die drei Fragen hoben an IEDM-Abkommen mit rowhammer, Richtungsrand und dem Torstapel hervor.

„Auf der D-RAM-Gerätseite mit anhaltender seitlicher Skalierung, stellen wir Herausforderungen mit Reihenhammer gegenüber, der ein weit bekanntes Phänomen in dem ist, wenn eine Wortlinie fortwährend [das heißt, erhält sie gehämmert], adressiert wird, Gebühr neigt, in den Blockierstandorten an der Schnittstelle anzusammeln,“ sagte das Chandrasekaran des Mikrometers. „Später, wenn diese Gebühren freigegeben werden, passend, Diffusion zu treiben, wandern sie zu benachbartem verantwortlichem Gewinn der Stückchen und der Ergebnisse ab. Dieses kann einen Datenverlustmechanismus verursachen und kann eine Sicherheitsherausforderung sein.“

Die treibenden Gebühren stören langsam den Inhalt von benachbarten Zellen – ein wenig mit jedem Zugang. Nachdem genügende Male in der schnellen Folge, die Opferzellen ihren Zustand vor dem folgenden verlieren können, erneuern Sie Zyklus.

Wendy Elsasser, bemerkenswerter Ingenieur am Arm, stimmte zu. „Reihenhammer bleibt ein bedeutendes Sicherheitsproblem, und er ist in den mehrfachen Papieren über, wie Stückchen leicht schlagen können, um in sichere Regionen des Gedächtnisses Zutritt zu erhalten,“ sie sagte dokumentiert worden.

Dieses ist kein neues Problem, aber die Grundsatzfrage erhält mit jeder Generation schlechter. „Da wir D-RAM mit planarer Skalierung einstufen, kann der benachbarte Zelleffekt ein Fastnachbarzelleffekt werden, und mehr Zellen neigen, ausgewirkt zu erhalten,“ sagte Chandrasekaran. „Und dieses Problem erhält gerade schlechter, während wir fortfahren, dünneres D-RAM einzustufen.“

Weil dieses ein schwieriges völlig gewesen ist zu beseitigen Problem, haben Lösungen sich auf Steuerung konzentriert – entweder früh herausgebend erneuern Sie, um alle mögliche geschwächten Zellen wieder herzustellen, oder das Verhindern des weiteren Zugangs nach einer Grenze ist erreicht worden. JEDEC hat einige Modi und Befehle addiert und konzentriert auf den D-RAM-Chip und den D-RAM-Prüfer, aber die sind Abschwächungen, keine Lösung zur Grundursachefrage.

Logik kann dem D-RAM selbst hinzugefügt werden, um mögliche Angriffe zu ermitteln, und Gedächtnis IP-Schöpfer haben gearbeitet, um in den stärkeren Schutzen zu errichten. „Wir wenden Hardware-Logik auf, um solche Zugänge zu ermitteln, und dann begrenzen wir proaktiv Zugang zu jenen Reihen,“ merkten Vadhiraj Sankaranarayanan, älterer technischer Vertriebsleiter bei Synopsys. „Aber es ist nicht Leistung-effektives das. Eine Alternative würde, die Reihen neben jenen Reihen proaktiv zu erneuern sein, die erhalten gehämmert.“

Aus Leistungs- und Machtgründen ist etwas von der Verantwortung für die Entdeckung von Angriffen in den Prüfer eingesetzt worden. „Es gibt eine Vielzahl von Techniken, die im Prüfer eingesetzt werden können, weil der Prüfer der ist, der den Verkehr instrumentiert, der auf den Kanal geht,“ Sankaranarayanan hinzufügten.

Hinsichtlich der Grundursache fahren Zelleverbesserungstechnikbemühungen fort, aber immer schmalere Zellen machen dieses eine fortfahrende Herausforderung — besonders wenn Sie mit dem Bedarf, Würfelgrößen angemessen zu halten und alle zusätzlichen Verarbeitungs- oder Materialkosten herabzusetzen verbunden werden.

Die folgende Herausforderung, wenn sie D-RAM einstuft, bezieht mit ein, Richtungverstärkerrand zu verengen. „Richtungsrand verringert, wenn die Zellkapazitanzabnahmen, uns fahrend, um das Längenverhältnis zu erhöhen und neue Materialien vorzustellen,“ sagte Chandrasekaran. „Aber sogar mit dem idealsten dielektrischen Material – ein Luftspalt – die Stückchen-spurigen Widerstand-/Kapazitanzeigenschaften werden angefochten, wie wir einstufen, weil es fast keinen Raum zwischen zwei gebissenen Linien gibt. Und dieses begrenzt, welche dielektrischen Materialien wir herein setzen können und anfechten schließlich unseren Richtungsrand.“

Darüber hinaus führen kleinere Transistoren indirekt zu verringerten Richtungsrand. „Während der Transistorbereich von Richtungsverstärkern verringert erhält, damit wir bessere Reihen-Leistungsfähigkeit erhalten können, erhöht sich die Schwellespannungsveränderung,“ sagte er. Dieses ist eine bestimmte Herausforderung für analoge Stromkreise, und es erfordert anhaltende Arbeit für die anhaltende Gradeinteilung.

Die Gradeinteilung mit traditionellem preiswertem Torstapel des D-RAM läuft auch in Energie und in Performanceprobleme. „Ein leistungsstarkes CMOS-polykristallinsilikontor mit Silikon Oxynitride-Toroxidtechnologie ist das Mainstream in der D-RAM-Industrie für Jahrzehnte gewesen,“ sagte Chandrasekaran. „Sie ist weithin bekannt und es ist eine sehr gute gekostete Lösung. Jedoch stellt es einige Herausforderungen in der Sitzung erforderte EOT (gleichwertige Oxidstärke) einstufend, um Energie und Leistung zu treffen.“ gegenüber

Eine Ausweichlösung ist das hoch--k Toroxid und das Metalltor CMOS. Beide Technologien sind in der Logiktechnologiewelt allgemein gewesen und sind eine attraktive Wahl für Gedächtnis CMOS-Skalierung. Dieses auch liefert besseren Antrieb, weniger Veränderung und zusammenpassende Eigenschaften des Transistors.

Aber es ist nicht gerade eine einfache Sache von zugeschalteten Prozessen. Annahme dieser Technologie im Gedächtnis erfordert das vorsichtige Gerät, das ausführt, um Peripherie- und Randgeräten zu ermöglichen und gute Kompatibilität mit Reihenintegration zu haben. Und das ganzes dieses muss beim Halten der begehrten Erschwinglichkeit des D-RAM geschehen.

grelle Gradeinteilungsherausforderungen 3D
Die Bewegung von planarem zu 3D stapelte NAND-Flash-Speicher hat verminderte vorläufig die Frage des Habens zu wenig gespeicherter Elektronen, indem sie den Zellengröße in der neuen Orientierung erhöhte. Aber als die Anzahl von Schichtzunahmen — bereits in den Hunderten — gegenwärtige, integrierte CMOS-Transistoren der Schnur und körperliche Robustheit benötigen Aufmerksamkeit.

Schnurstrom kennzeichnet, während die Schnur länger wird. „Die Erhöhung der vertikalen Skalierung ficht bestimmt an, gegenwärtiges aufzureihen und Abfragungsoperation schwieriger machen,“ sagte Chandrasekaran. Der Schnurstrom muss unten durch die Schichten vollständig reisen und dann wieder unterstützen. Ist mehr Schichten, das längere und das widerstrebendere dieser Weg und senkt den Strom.

Eine bestimmte Herausforderung ist die Tatsache, dass das Kanalmaterial Polysilicon ist, mit eingeschränkter Mobilität und einer starken Abhängigkeit auf der Korngröße und der Blockierdichte. „Die Korngröße in diesen Hochaspektverhältnisstrukturen zu steuern ist eine große Herausforderung. So neue Weisen der Absetzung und der Behandlung werden angefordert,“ sagte Chandrasekaran.

Wechselweise helfen neue Materialien möglicherweise, gegenwärtiges intaktes der Schnur zu halten. „Es gibt einige neue Materialien, die auch als Ersatzkanalmaterialien angesehen werden, die vermutlich den Schnurstrom verbessern,“ er sagte. „Aber sie stellen auch neue Herausforderungen im Hinblick auf Zuverlässigkeitsmechanismen und die Zelleigenschaften selbst.“ zur Verfügung

Fördern Sie Spossenteilungsskalierung (die vertikal ist), kann auch helfen, aber es verringert die Größe der Zelle und bewegt in Richtung der Speicherung von zu wenig Elektronen zurück. Dieses schlägt eine Grenze schließlich und vermindert den Vorteil des größeren Zellengröße in NAND 3D, wenn die Wort-spurige Neigung fortfährt einzustufen. „Langfristig, haben Sie nicht genügend Raum für die Zelle, und wir stellen die gleichen Herausforderungen gegenüber, wie planares NAND mit Wenigelektroneffekten,“ sagte er.

Unterdessen, gibt es einen Bedarf zum Übergang zu modernerem CMOS, der am Zusatzschaltkreis verarbeitet, damit er mit Leistungsbedarf und Leistung aufrechterhält. Dieses hallt den Bedarf wider, sich auf hoch--Κ Metalltore im D-RAM zu bewegen – Holen des Bedarfs am vorsichtigen Gerät, das ausführt, um die Bedingungen der Speicherzellen und der Logiks zu erfüllen.

Und schließlich, während mehr Schichten addiert werden, wird es eine Herausforderung, zum des Würfels dünn genug für flache Anwendungen wie Handys zu halten – bei der Instandhaltung genügenden Massensilikons für die robuste Behandlung. „Über den folgenden einigen Generationen, zwecks die Formfaktor- und Paketbedingungen für bewegliche Lösungen, ist die Stärke der aktiven Geräte auf das Silikon zu erfüllen höher, als die Silikonstärke selbst,“ sagte Chandrasekaran. „Sie schafft neue Hinterbehandlungsherausforderungen, und Oblatenverholen wird eine große Frage. Sterben Stärke und die Behandlung von Oblaten wird eine neue Herausforderung sein, die fährt unsere Hinterausrüstungstechnologieentwicklung.“

Auftauchende Gedächtnisherausforderungen
Zahlreiche Technologien konkurrieren, um der folgende bedeutende Permanentspeicher zu sein. Diese schließen in Phaseänderungsgedächtnis (PCRAM), in widerstrebendem RAM (RRAM/ReRAM), in magnetoresistentem RAM (MRAM) und, früher im Entwicklungsprozess, in ferroelectric RAM (FeRAM) und im Aufeinander beziehenelektron RAM mit ein (CERAM). Während PCRAM Produktion Intels in den Schienenkreuzungsgedächtnissen geschlagen hat und STT-MRAM erhöhte Integration sieht, können keine dieser Technologien den Solo- Umhang der folgenden großen Sache heute behaupten. Die Hauptherausforderungen beziehen in großem Maße sich auf Zuverlässigkeit und dem Gebrauch von neuen Materialien.

MRAM ist eins der hoffnungsvolleren Eintretenden in diesem Rennen. „MRAM ist eine Art Gedächtnis, das Magnetisierungszustände von Materialien benutzt, um Informationen zu speichern, die zu Gebühr-ansässigen Gedächtnissen wie D-RAM und Blitz sehr unterschiedlich ist,“ erklärte Meng Zhu, Produktvertriebsleiter an KLA. Während das möglicherweise einfach klingt, sind MRAMs auch schwieriger als die vorhandenen Gedächtnisse wegen der Dünnschichten und die verschiedenen Materialien zu errichten, die in jenen Schichten benutzt werden.

Ebenso beruht PCRAM auf chalcogenides für seine Zelle. RRAMs hängen von einem dünnen Isoliermaterial ab. Und FeRAM benötigt Materialien, die in einen ferroelectric Zustand schalten können. CERAM ist früh genug in der Entwicklung, dass seine Zusammensetzung nicht noch gut eingerichtet ist, aber neue Materialien und empfindliche Versammlung sind wahrscheinlich.

Die Frage für alle diese neuen Gedächtnisarten ist, wie sie im Laufe der Zeit und über Millionen der Lese-Schreiboperationen halten. „Viele der führenden auftauchenden Gedächtnislösungen stellen neue Zuverlässigkeitmechanismusherausforderungen, die verstanden werden müssen,“ sagten Chandrasekaran gegenüber.

MRAM, Wesen weit entlang als einige der anderen Technologien, liefert ein gutes Beispiel der Arten der Details, die sind. „Der Hauptzusammenbruchmechanismus für MRAM ist die Abnutzung-heraus seiner dünnen MgO-Sperre,“ sagte Zhu. „Wenn die Schwelle hat, können sich Defekte, wie Splintlöcher oder materielle Schwachpunkte, der Widerstand der Kreuzung allmählich im Laufe der Zeit verringern und können zu einen plötzlichen Rückgang im Widerstand (Zusammenbruch) auch führen.“

Die anderen Gedächtnisarten haben, ihre eigenen Zuverlässigkeitsmechanismen schon zu identifizieren und zu handhaben. Fragen des Ausdauer- und Datenzurückhaltens bestehen weiter, und die Entwicklung des Zellwiderstands ist- im Laufe der Zeit von kritischer Bedeutung – besonders wenn Zellen für Gebrauch in den analogen Gedächtnissen für Anwendungen wie das Ingedächtnis betrachtet werden, das für die Lernfähigkeit einer Maschine rechnet.

Um den Herausforderungen hinzuzufügen, sind viele dieser neuen Speicherzellen für Temperatur empfindlich, und ihre Materialien einwirken möglicherweise gut nicht auf einige der gut eingerichteten Gase und anderer Chemikalien, die traditionsgemäß im Halbleiterprozeß benutzt werden.

„Die meisten Materialien, die in diesen modernen Gedächtnislösungen benutzt werden, sind Temperatur und Chemikalie-empfindlich,“ sagte Chandrasekaran. „Dieses erfordert Einleitung der niedrigtemperaturverarbeitung und der umgebenden Steuerung in unseren fabs, und es begrenzt auch den Gebrauch von weithin bekannten Gasen und Chemikalien, weil sie neigen, mit den Zellmaterialien zu reagieren und ihre Leistung zu beeinflussen. Solche Beschränkungen machen es nicht nur schwierig, diese Materialien zu verarbeiten, aber addieren auch mehr Kosten.“ Das Definieren eines Flusses, dass beider Gebrauch Temperaturen senkt und verhindert chemische Zellverminderung ist- notwendig, damit diese Gedächtnisse das Mainstream eintragen.

Während die Liste von den Herausforderungen, die an IEDM dargestellt werden, auf keinen Fall vollständig ist, stellt sie die Industrie mit einer Sammlung herausfordernden Verbesserungen dar, die gemacht werden müssen, um an, einem Schritt einzustufen zu halten, der mit entwickelnden Systemanforderungen aufrechterhalten kann. Mehr Daten erfordern die Verarbeitung und mehr Gedächtnis, und es gibt viele Weisen, diese Frage anzusprechen. Aber keine Annäherung löst alle Probleme, und wie mehr Daten erzeugt werden und mehr Arten des Gedächtnisses eingeführt werden, gibt es zusätzliche Probleme, die nicht einmal schon entdeckt worden sind. Von Bryon Moyer