Nachricht senden

Nachrichten

January 10, 2021

komplexe Entwurfswahlen des System-auf-Chips (Soc): RISC-V und Soc-Entwurfsplattform

Dr. Jianying Peng graduierte von Zhejiang-Universität und ist z.Z. der Exekutivpräsident von Xinlai-Technologie. Er ist für den R&D und das Marktmanagement von RISC-V Prozessoren und von anderen verwandten Produkten hauptsächlich verantwortlich. Sie hat viele Jahre der designbezogenen Berufserfahrung des Prozessors. Sie pflegte, um der ältere R&D-Manager des Synopsys-BOGEN-Prozessors zu sein und stellte die BOGEN China R&D-Mitte und den R&D-Manager von Wunder ARM-CPU-Abteilung her.

1. Was die zu betrachten Hauptsind faktoren, wenn sie Soc-Entwurfsplanung machen

Als CPU-IP-Lieferant haben wir von den verschiedenen Kunden beobachtet, die sie hauptsächlich die folgenden Hauptfaktoren sind, wenn Soc-Entwurfsplanung getan wird:

●Produktdefinition und technische Schlüsselindikatoren: Allgemeine Kunden haben Zielmärkte und Anwendungsszenario anvisiert, so frühe Produktdefinitionen sind verhältnismäßig klar, wie CPU-Leistung (Frequenz, DMIPS/CoreMark und andere grundlegende Testergebnisse) sind klare Bereichanforderungen, Liste anderen erforderten Zusatz-IP und Frequenz, Bereich und Leistungsaufnahme des Gesamtchips.

●Hardware-Eigenschaften und Gesamtdarstellung: Sobald die Produktdefinition bestimmt wird, ist der nächste Schritt, die Software- und Hardware-Funktionen zu teilen, die Eigenschaften des technischen Bausteins und die Gesamtsoc-Architektur (Hauptbusstruktur) zu bestimmen. Bestimmen Sie die gesamte Soc-Architektur durch spezifische Anwendungen und Algorithmusbewertung, einschließlich die Busstruktur, die Zahl und die Verbindung von Master/Slave, die Speicherstruktur und die spezifischen Eigenschaften von Schlüssel-IP-Modulen. Nehmen Sie CPU als Beispiel, Sie benötigen Verarbeitungseinheiten wie DSP und FPU; Speicherstruktur (ICache/DCache, Aufchipanweisung fest verkoppeltes SRAM, Aufchipdaten fest verkoppeltes SRAM) und Kapazität und die erforderliche System-BUS-Struktur.

●Software-Ökologie- und -benutzergewohnheiten: Software-Ökologie- und -benutzergewohnheiten sind unsichtbar und immateriell, aber sie sind zu Soc-Entwurf wesentlich. Software-Entwicklungsumgebung (IDE, SDK, etc.), grundlegende Werkzeugkette (Compiler, Debugger, etc.), Betriebssystemunterstützung… Alle diese hängen mit der Leistungsfähigkeit und den Gewohnheiten der Softwareentwicklung der Chipterminalkunden zusammen.

●Umfassende Wirtschaftlichkeit der Zeit, der Arbeitskräfte und der Anlagekosten: Hohe Wirtschaftlichkeit ist eine notwendige Bedingung für den Erfolg von Handelskunden. Jeder hofft, den Entwurf und die Überprüfung von Soc-Software und -hardware in der kürzesten Zeit und mit der wenigen Menge von Arbeitskräften abzuschließen. Selbstverständlich hoffen sie auch, dass IP-Kosten, die folgenden tapeouts, Kosten verpackend und prüfend die angemessensten Preise sind.

Selbstverständlich sind die Priorität oder das Gewicht dieser Faktoren für jeden Kunden unterschiedlich. Seit seiner Einrichtung 2 Jahren, hat Xinlai-Technologie Landung vor RISC-v in China gezeugt. Zuerst für das auftauchende RISC-V, hielten die meisten Soc-Entwurfsfirmen eine abwartende Haltung wegen der Software-Ökologie und der Benutzergewohnheiten. Mit der kräftigen Entwicklung des gesamten Software- und Hardware-Ökosystems von RISC-V, jetzt sehen wir mehr und mehr Kunden zu beginnen, RISC-V wegen der Vorteile der Wirtschaftlichkeit, der unterschiedenen Produktdefinitionen und der flexiblen Ersteigbarkeit zu wählen.

2. Was sind die Hauptkriterien, die auf dem gegenwärtigen Mainstream Soc basieren, wenn sie Prozessorkern IP wählen? Wie man unterschiedenen Entwurf erzielt?

Es gibt tatsächlich bestimmte vereinheitlichte Standards für die Auswahl von Prozessor IP während Soc-Entwurfs, wie Systemanzeigen, Software-Indikatoren, Stabilität und Preis.

Die Systemanzeigen schließen hauptsächlich ein:

●Unter einem spezifischen Prozess, einer Frequenz, einem Bereich, Leistungsaufnahmen-Parameteranforderungen und typischen CPU-Festpunkttestergebnissen (DMIPS, CoreMark, etc.);

●Verschiedene Befehlsatzkombinationen, wie RISC-V 32-Bit-- oder RISC-V 64-Bit-Befehlsatz, DSP, einzelnes und doppelt genaues FPU, etc.;

●Speichereinheitsstruktur und -größe;

●Die Anzahl und die Priorität von Unterbrechungen, Wartegeschwindigkeit, etc.;

●Gestütztes Busschnittstellenart- und Taktfrequenzverhältnis, etc.

Die Software-Indikatoren schließen hauptsächlich ein:

●Perfekte Software-Entwicklungsumgebung und Entwicklungsplattform (IDE, SDK, etc.);

●Reife und stabile Werkzeugkette (Compiler, Nacheiferer, Debugger, etc.);

●Standard-Software Schnittstelle und reiche Algorithmus-Software-Bibliothek, etc.;

●Freundliche Fremdsoftwareunterstützung ((Segger, IAR, Lauterbach, etc.);

●Mainstreambetriebssystemunterstützung (RTOS, Linux, etc.).

Stabilität ist, hauptsächlich weil das CPU-IP völlig überprüft werden muss, und es muss genügende Robustheit auf verschiedenen Prozessen und Testplattformen haben. Der Preis umfasst hauptsächlich Ermächtigungsgebühren und folgende Unterstützung und Instandhaltungskosten.

Wie man Kunden mit den wettbewerbsfähigen und unterschiedenen Entwürfen versieht? Dieses ist immer die Richtung gewesen, in der Xinlai-Technologie ist, arbeitend schwer erforschend und. Zur Zeit betrachten wir hauptsächlich die folgenden Aspekte:

1) In hohem Grade konfigurierbares Prozessor IP

Alle Kern RISC-V CPU IPS schließen einen Reichtum von konfigurierbaren Wahlen ein. Kunden können ihre erforderlichen Parameter durch eine grafische Schnittstelle konfigurieren, um Leistungsanforderungen zu genügen, ohne zusätzliche Ressourcen, wie die Anzahl von Unterbrechungen zu vergeuden und Priorität, ICache-/DCachegröße, benötigen Sie Aufchipanweisung und Daten SRAM, die Anzahl von Vermehrungszyklen, etc. Erzeugen Sie dann den erforderlichen Code.

2) Die Ersteigbarkeit des RISC-V Befehlsatzes (verbraucherbestimmte Anweisungen)

In der RISC-V Befehlsatzdefinition ist der Teil des Kodierungsraumes für verbraucherbestimmte Anweisungen reserviert gewesen, und Kern-Technologie liefert eine NETTE (Kern-Anweisungs-Mit-Einheits-Erweiterungs) Erweiterungslösung. Der Kunde analysiert die Algorithmen, die Hardware-Beschleunigung erfordern und definiert die entsprechenden Anweisungen entsprechend der Anwendung auf einem spezifischen Gebiet. Basiert auf dem Kern des RISC-V Prozessor microkernel, ist die NETTE Schnittstelle reserviert, die Beschleunigungseinheit für das spezifische Feld zu verwirklichen. Die Beschleunigungseinheit kann Lagerung und andere Betriebsmittel mit dem Prozessor microkernel teilen, das das Energieeffizienzverhältnis erheblich verbessern kann, und kann Kunden auch schnell, helfen Produkte mit unterschiedener Architektur für spezifische Felder zu entwickeln.

3) Hardware-Beschleunigungsmodul für Unterteilungen

Für Soc-Entwürfe in bestimmten Unterteilungen, stellt Sina Technology auch verschiedene flexible Hardware-Beschleunigungslösungen, wie Verbesserungsmodule der körperlichen Sicherheit des Prozessors, Doppel-kern lockstep, Vektormodule, NPU-Module, etc. zur Verfügung.

3. Welche neuen Technologien und Anwendungstendenzen auf dem Soc-Entwurfsgebiet seien Sie wert, zu beachten?

Mit dem Aufkommen des 5G und der AIoT-Ära sind mehr und mehr intelligente Anwendungsszenario geboren, und es gibt auch eine Tendenz „der Anwendung und des Software-definierten Entwurfs des Chips Soc“, der auch neue Anforderungen für schnelle Produktwiederholung vorbringt. Dies heißt, dass Soc-Entwurfsbedarf:

●Lösen Sie die Probleme der spezifischen praktischen Szenario effektiv

●Schnellere Marktwartegeschwindigkeit

●Mit Eigenschaftsunterscheidungs- und -kostenvorteilen

Ich denke, dass der gegenwärtige Soc-Entwurf hauptsächlich die folgenden Schlüsseltendenzen hat:

●DSA (Gebiets-spezifische Architektur oder Gebiets-spezifisches Gaspedal), ein Coprocessorgaspedal für engagierte Anwendungen

Das Ziel von DSA ist, das Energieeffizienzverhältnis der Datenverarbeitung zu verbessern, also kann es die Unterscheidung, die Sicherheit und die günstige Zeit von Soc-Entwurf zum Markt besser treffen. Wie man dieses Ziel erzielt? Eins der Kernkonzepte „spezialisiert sich auf die technische Industrie“. Auf dem Hardware-Gebiet wird engagierte Hardware benutzt, um den Bedarf von spezifischen Feldern zu erfüllen. Aber dieses ist zu der allgemeinen ASIC-Hardware unterschiedlich. DSA muss den Bedarf eines Feldes erfüllen und eine Art Problem eher als ein einzelnes Problem lösen, also kann es eine Balance der Flexibilität und der Besonderheit erzielen. Insoweit das Prozessorfeld, kann DSA als Gebiets-spezifisches Gaspedal interpretiert werden, d.h. basiert worden auf der allgemeinen Verarbeitung, wird ein Gaspedal für bestimmte Felder erweitert, um die Leistungsfähigkeit des Lösens von Problemen auf diesem Gebiet zu verbessern.

●Entwurfsplattform des Voll-Stapels Soc

Die Entwurfsplattform des Vollstapels Soc kann den traditionellen Soc-Entwurfszyklus und die Entwurfskosten groß verringern. Die one-stop Soc-Plattform kann eine Gesamtlösung für Soc-Software und Hardware-Entwurf, im Allgemeinen einschließlich grundlegendes allgemeines IP, Soc-Architektur, Musterbeispiele, die Betriebssystem-, Software-Treiber, Algorithmusbibliotheken, Entwicklungswerkzeuge und andere Module zur Verfügung stellen, die für Soc-Entwurf erfordert werden. Zur Zeit hat einzigartige Technologie eine Vollstapel IP-Lösung gestartet, die auf Prozessor das RISC-V der Eigenheit für MCU, AIoT und andere Einsatzbereiche, einschließlich eine vor-integrierte Gesamtsoc-Schablone basiert (einschließlich grundlegende das IP-Bibliothek der Eigenheit, vereinheitlichte IP-Schnittstelle und Busstruktur, etc.), Software- und Hardware-Fahrer, NMSIS-Algorithmus Bibliothek, völlig verpflanzte Betriebssystembeispiele und Corelays eigenes IDE/SDK und andere Entwicklungsumgebung. Lassen Sie Kunden Bedarfskundenbezogenheit in Soc-Entwurf sicherstellen, vergeuden Sie nicht Betriebsmittel, helfen Sie Kunden, R&D-Investition zu verringern und verbessern R&D-Leistungsfähigkeit und -qualität.

●chiplet neuer IPmehrkanalausrüstungsmodus

In der des NachMoores Gesetzesära erhält Chipintegration höher und höher, und Soc-Entwurf wird mehr und mehr schwierig. Um den gesamten Entwurfszyklus des Chips Soc und die Entwicklungsgesamtkosten zu verringern, ist Chiplet-Modus eine populäre Tendenz geworden. Chiplet ist wirklich ein Würfel mit bestimmten Funktionen. Basiert auf dem Chiplet-Modell, zerlegen Sie zuerst die komplexen Funktionen, die eingeführt werden müssen, dann, vorhandene Würfel mit verschiedenen Prozessknoten, verschiedenen Materialien und verschiedenen Funktionen zu entwickeln oder wiederzuverwenden, und einen kompletten Chip durch Verpackungstechnik des Schlückchens (System schließlich zu bilden im Paket). So ist Chiplet eine neue IPmehrkanalausrüstung, die in Form von Chip Modus-zur Verfügung gestellt wird, sterben.

Zusätzlich zum Lösen des Problems der Versetzung von Digitalschaltungen und von analogen oder Schnittstellenleitungen auf Prozessknoten, kann Chiplet größere Flexibilität in Soc-Entwurf auch zur Verfügung stellen. Zum Beispiel haben irgendeine Soc-Entwürfe verschiedene Anforderungen für die Anzahl von Schnittstellen oder analogen Kanälen in den verschiedenen Szenario. Wenn alle sie auf einem Würfel integriert werden, ermangeln sie Flexibilität, und es ist schwierig, optimale Leistung, Funktion und Bereich (alias PPA) zu erzielen. Chiplet verbessern löst das Problem der Flexibilität in den Szenario durch digitales und analoges. Selbstverständlich stellt chiplet auch viele Herausforderungen, wie Schnittstellenstandardisierung gegenüber, und die riesige Menge von Daten zwischen Schnittstellen verursacht die Leistungsaufnahme der hohen Leistung, die durch Verbindung zwischen Würfeln und Würfeln verursacht wird. Und andere Fragen.

4. Welchen Herausforderungen gegenwärtige Soc tut Entwurfsgesicht im Hinblick auf Leistung, Leistungsaufnahme und Größe? Was ist die Lösung?

Mit der Verlangsamung von Moores Gesetz, fahren die Kosten der neuen Technologie (28nm->22nm->14nm->7nm->5nm) fort zu steigen, Soc-Entwurf können nicht mehr nur hoffen, dass der Prozessknoten schrumpft, um die Leistungs-, Funktions- und Flächengrößebedingungen zu erfüllen.

In Soc-Entwurf werden Leistung, Funktion und Bereich häufig nicht gleichzeitig zufriedengestellt, und wir können nur versuchen, einen perfekten Kompromiss zu erzielen. Zum Beispiel ist Niederleistungstechnologien wie Uhr, die, die mit einem Gatter versehende Energie mit einem Gatter versieht, und mehrfache Energie-Gebiete werden verwendet, ohne Leistung zu beeinflussen, aber die Kosten, dass der Bereich größer ist. Deshalb hat die PPA-Kompromissstrategie keinen konsequenten Standard, aber eine spezifische Analyse, die auf der tatsächlichen Anwendung basiert.

Deshalb denke ich, dass Soc-Entwurf nur Bedarfs- entworfen sein kann und die Herausforderung von PPA besser gelöst werden kann, wenn passend. Selbstverständlich wird dieser Bedarfsentwurf hauptsächlich in den IP-WiederverwendungsInterventionspunkten reflektiert, die oben erwähnt werden:

●In hohem Grade konfigurierbare Mehrkanalausrüstung können IP-unterschiedliche IP-Parameter entsprechend PPA-Anforderungen flexibel konfiguriert sein, ohne Bereich und Leistungsaufnahme unter der Voraussetzung des Treffens von Leistung zu vergeuden;

●der Entwurf des Voll-Stapels Soc, der zu PPA-Anforderungen Plattform-übereinstimmt, können Sie die erforderlichen IP-Module flexibel vorwählen und benutzen eine vereinheitlichte IP-Schnittstelle, um den Bereich und die Leistungsaufnahme von IP-Verbindung zu verringern; stellen Sie eine Gesamtlösung für Software und Hardware zur Verfügung, und Software- und Hardware-Koordination Entwurf, Funktionsabteilung weiter zu erhöhen ist angemessen, verringert Hardware-Entwurfskomplexität, etc.

5. Was ist der Unterschied zwischen den Anforderungen für Soc-Entwurf im Internet von Sachen und von Datenverarbeitungsfeldern des Randes und im Mobile-Computing/in den Personal Computern? Wie man den rechten Prozessorkern wählt?

Von den Personal Computern zum Mobile-Computing (Handys), Hauptantrieb Entwurf des Chips Soc (einschließlich Prozessorentwicklung) durch einzelne Anwendungen und Schlüsselprodukte. Zur Zeit wenn 5G, AIoT, Randdatenverarbeitung und andere Anwendungsszenario ist blühen, und es gibt keine klaren Industriestandards und Spezifikationen, sind die Anwendungsszenario variiert, die Nachfrage zersplittert, ist die einzelne Produktnachfrage mäßig, und die Innovationswiederholung wird schneller. Es gibt auch einen Bedarf an der schnelleren Marktantwort. Deshalb ist die Kundenbezogenheit des Entwurfs des Chips Soc eine Tendenz geworden. Da das gesamte Steuergehirn der Soc, des Prozessors, zusätzlich zu den traditionellen PPA-Systemanzeigen, komplette grundlegende Software-Tool Kette und Ökologie, zur Flexibilität und zur Ersteigbarkeit des Prozessors, Unterscheidung und Diversifikation zu treffen wichtiger ist. Entwurf und die Einrichtung von technischen Hindernissen.

ARM hat nicht absolute ökologische Vorteile auf diesen auftauchenden Gebieten. Deshalb wird RISC-V, das offen ist und technische Vorteile wie Einfachheit, Leistungsaufnahme der geringen Energie, Modularität und Ersteigbarkeit hat, auf den Gebieten von AIoT und Randdatenverarbeitung und -szenario versprechen, die Kundenbezogenheit erfordern.

Zusätzlich zur technischen Flexibilität kann RISC-V bedeutende gekostete Vorteile auch holen AIoT, der Randdatenverarbeitung und anderen Feldern. Semico-Forschung, eine Weltmarktanalyseorganisation, unterstrich in seinem Bericht, der „RISC-V Marktanalyse betitelt wurde: Neue Märkte“, dass es geschätzt wird, dass bis 2025, der Markt insgesamt 62,4 Milliarde RISC-V CPU-Kerne verbraucht, und China haben den größten Marktraum der Welt.

Kontaktdaten