Nachrichten

Impuls ist für kupfernes hybrides Abbinden, eine Technologie im Bau, die die Weise in Richtung zu den zukünftigen Paketen 2.5D und 3D ebnen könnte.

Gießereien, Ausrüstungsverkäufer, R&D-Organisationen und andere entwickeln kupfernes hybrides Abbinden, das ein Prozess ist, dass Stapel und Bindungen stirbt, Kupfer-zukupfer zu verwenden sich untereinander verbindet in modernen Paketen. Noch in R&D, versieht hybrides Abbinden für das Verpacken mehr Bandbreite mit niedrigerer Energie als die vorhandenen Methoden des Stapelns und Verpfändung. Aber hybrides Abbinden ist auch schwieriger einzuführen. Plus, die vorhandenen Technologien verlängert möglicherweise weiter als erwartet und schiebt den Einsatzpunkt für hybrides Abbinden hinaus.

Kupfernes hybrides Abbinden ist nicht neu. Im Jahre 2016 beginnend, fingen CMOS-Bild-Sensor-Verkäufer an, Produkte unter Verwendung einer hybriden Klebetechnik der Oblate-zuoblate zu versenden. Für dieses verarbeitet ein Verkäufer eine Logikoblate. Dann verarbeitet der Verkäufer eine unterschiedliche Oblate mit den Pixeln. Die zwei Oblaten werden unter Verwendung des Feinneigungskupfer-zukupfers sich untereinander verbindet verpfändet. Die einzelnen Chips werden auf der Oblate gewürfelt und bilden CMOS-Bild-Sensoren.

Hybrides Klebearbeit fast die gleiche Weise für das moderne Verpacken, aber es ist schwieriger. Verkäufer arbeiten an einer anderen Veränderung, die Würfel-zuoblatenabbinden genannt wird, wo Sie und Bondwürfel auf einem Interposer oder anderen Würfeln stapeln. „Wir sehen starken Industrieimpuls, um hybrides Abbinden der Würfel-zuoblate zu entwickeln,“ sagte Stephen Hiebert, älteren Marketingleiter an KLA. „Schlüsselnutzen des hybriden Abbindens der Würfel-zuoblate ist sein Enablement der heterogenen Integration der unterschiedlich-groß Chips.“

Diese Version nimmt das moderne Verpacken zum folgenden Niveau. In einem Beispiel des heutigen modernen Verpackens, können Verkäufer einen Multiwürfel D-RAM-Stapel in einem Paket integrieren und schließen die Würfel mit den vorhandenen Verbindungsentwürfen an. Mit hybridem Abbinden werden die D-RAM-Würfel unter Verwendung des Feinneigungskupfer-zukupfers sich untereinander verbindet angeschlossen und ermöglichen mehr Bandbreite. Diese Annäherung konnte für moderne Logik auf dem Gedächtnisstapeln und anderen Kombinationen auch verwendet werden.

„Es hat Potenzial für viele verschiedenen Anwendungen,“ sagte Guilian Gao, ein bemerkenswerter Ingenieur bei Xperi, in einer neuen Darstellung. „Beispielanwendungen umfassen D-RAM 3D, heterogene Integration und Chipauflösung.“

Es ist ein schwieriger Prozess, jedoch. hybrides Abbinden der Würfel-zu-Oblate erfordert ursprüngliches stirbt, moderne Ausrüstung und fehlerlose Integrationsentwürfe. Aber, wenn Verkäufer es arbeiten lassen können, könnte die Technologie eine anziehende Wahl für moderne Chip-Entwürfe sein.

Traditionsgemäß einen Entwurf voranzubringen, entwickelt die Industrie ein-Chip-System (Soc), wo Sie verschiedene Funktionen an jedem Knoten schrumpfen und sie auf ein monolithisches sterben verpacken. Aber diese Annäherung wird an jedem Knoten komplexer und teuer. Während einige fortfahren, diesem Weg zu folgen, suchen viele nach Alternativen. Eine Möglichkeit, den Nutzen der Skalierung zu erhalten ist, komplexe Chips in einem traditionellen modernen Paket zusammenzubauen. Das moderne Verpacken unter Verwendung des hybriden Abbindens ist noch eine Wahl.

Alle GlobalFoundries, Intel, Samsung, TSMC und UMC sind, die an kupfernem hybridem Abbinden für das Verpacken arbeiten. Sind so Imec und Leti. Darüber hinaus entwickelt Xperi eine Version des hybriden Abbindens. Xperi genehmigt Technologie zu anderen.

 

Viele Verpackenwahlen
Es gibt einiges IC-Paket eintippt den Markt. Eine Möglichkeit, den Verpackenmarkt zu segmentieren ist nach Verbindungsart, die wirebond, Halbleiterchip, das Oblate-stufige Verpacken (WLP) und Durchsilikon vias (TSVs) umfasst. Interconnects werden verwendet, um einen Würfel bis ein anderer in den Paketen anzuschließen. TSVs haben die höchsten Input-/Outputzählungen, gefolgt von WLP, vom Halbleiterchip und vom wirebond. Hybrides Abbinden, der Verbindungsneuling, hat höhere Dichten als TSVs.

Ca. 75% bis 80% von heutigen Paketen basieren auf Drahtanschluss, entsprechend TechSearch. Ein Draht bonder näht einen Chip zu einem anderen Chip oder Substrat unter Verwendung der kleinen Drähte. Drahtanschluss wird für Warenpakete verwendet und Gedächtnis sterben zu stapeln.

Im Halbleiterchip werden ein Meer von größeren Lötmittelstößen oder kleine kupferne Stöße und Säulen, auf einen Chip unter Verwendung der verschiedenen Prozessschritte gebildet. Das Gerät wird dann leicht geschlagen und angebracht an einem unterschiedlichen sterben Sie oder verschalen Sie. Die Stöße landen auf den kupfernen Auflagen und bilden eine elektrische Verbindung. Die Würfel werden unter Verwendung eines Systems verpfändet, das ein Oblate bonder genannt wird.

WLP verpackt unterdessen die Würfel während auf einer Oblate. Fan-heraus ist eine WLP-Art. „(Oblate-stufiges Verpacken) ermöglicht uns, kleinere zweidimensionale Beziehungen herzustellen, die den Ertrag des Silikons neuverteilen, sterben zu einem größeren Bereich und ermöglicht höherer Input-/Outputdichte, höhere Bandbreite und höhere Leistung für moderne Geräte,“ sagte Cliff McCold, einen Forschungswissenschaftler bei Veeco, in einer Darstellung an ECTC.

Unterdessen werden TSVs in den Spitzen-Paketen 2.5D/3D verwendet. In 2.5D werden Würfel auf einem Interposer gestapelt, der TSVs enthält. Der Interposer tritt als die Brücke zwischen den Chips und einem Brett auf, das mehr I/Os und Bandbreite liefert.

Es gibt verschiedene Versionen von Paketen 2.5D und 3D. Hohes Bandbreitengedächtnis (HBM), das D-RAM-Würfel auf einander stapelt, ist eine Art des Pakets 3D. Das Stapeln von Logik auf Logik oder von Logik auf Gedächtnis, tauchen auf. „Logik auf dem Logikstapeln ist noch nicht weitverbreitet. Logik auf Gedächtnis ist etwas, die unten die Rohrleitung kommt,“ sagte Ramune Nagisetty, Direktor des Prozesses und der Produktintegration bei Intel.

Beim Verpacken ist das späteste Modewort chiplets. Chiplets sind keine Verpackenart, an sich. Mit chiplets ein Chip-Hersteller möglicherweise hat ein Menü von modularen Würfeln oder chiplets, in einer Bibliothek. Kunden können Mischung-undmatch die chiplets und sie unter Verwendung eines Würfel-zuwürfelverbindungsentwurfs in einem Paket anzuschließen.

Chiplets konnte in einer vorhandenen Paketart oder in einer neuen Architektur liegen. „Es ist eine Architekturmethodologie,“ sagte Walter Ng, Vizepräsidenten der wirtschaftlicher Entwicklung an UMC. „Es optimiert die Silikonlösung für die erforderliche Aufgabe. Alle die haben Leistungserwägungen, ob seine Geschwindigkeit, Hitze oder Energie. Sie hat auch einen Kostenfaktor, abhängig von, welchem Ansatz Sie wählen.“

Für heutige höchstentwickelte Pakete 2.5D und 3D verwenden Verkäufer bestehende Verbindungsentwürfe und Oblate bonders. In diesen Paketen werden die Würfel unter Verwendung der kupfernen microbumps und der Säulen gestapelt und angeschlossen. Basiert auf Lötmittelmaterialien, liefern Stöße und Säulen die kleinen, schnell elektrischen Verbindungen zwischen verschiedenen Geräten.

Die höchstentwickelten microbumps/die Säulen sind kleine Strukturen mit 40μm bis 36μm Neigungen. Eine Neigung bezieht sich einen auf gegebenen Raum. Eine 40μm Neigung bezieht eine 25μm Kupfersäule an Größe in sperrendes 15μm mit ein.

Für Feinneigungsanforderungen verwendet die Industrie thermisches Kompressionsabbinden (TCB). Ein TCB-bonder hebt einen Würfel auf und richtet die Stöße mit denen von anderen sterben aus. Es verpfändet die Stöße unter Verwendung der Kraft und der Hitze.

TCB ist jedoch ein langsamer Prozess. Auf das nähern sich kupferne Stöße/Säulen ihren körperlichen Grenzen. Einige glauben, dass die Grenze herum 20μm Neigungen ist.

Einige versuchen, die Stoßneigung zu verlängern. Imec entwickelt eine Technologie, die 10μm Stoßneigungen unter Verwendung heutigen TCB ermöglicht. 7μm und 5μm sind in R&D.

Gegenwärtige 40μm Stoßneigungen haben genügende Lötmittelmaterialien, zum von Schwankungen des Flusses zu entschädigen. „, bei der Gradeinteilung zu 10μm Neigung und unten, ist dieses nicht mehr der Fall. In Feinneigung microbumps, ist der elektrische Ertrag und die gute gemeinsame Bildung von der Genauigkeit, Versetzung und Neigung des TCB-Werkzeugs und der Menge der Deformation des Lötmittels,“ sagte Jaber Derakhshandeh, älteren Wissenschaftler bei Imec, in einem Papier bei der neuen ECTC-Konferenz stark abhängig.

Um das microbump zu verlängern, hat Imec einen Metalldistanzscheibenprozeß entwickelt. Wie vor, werden microbumps noch auf dem Würfel gebildet. In Imecs Prozess werden blinde Metall-microbumps auch auf dem Würfel gebildet. Blinde Stöße ähneln kleinen Strahlen, die die Struktur halten.

„Ein blindes Metalldistanzscheibe microbump wird zur Würfel-zuoblate 3D eingeführt, die stapelt, um Neigungsfehler des TCB-Werkzeugs abzuschwächen und die Lötmitteldeformation zu steuern, damit elektrischer Widerstand und gemeinsame Bildungsqualität des Abbindens selben für die verschiedenen Standorte der verbundenen Würfel ist,“ sagte Derakhshandeh.

Was ist hybrides Abbinden?
Zu einem bestimmten Zeitpunkt konnten microbumps/Säulen und TCB kein Dampf mehr haben. Das ist wo kupferne hybride Verpfändungssitze herein. Es wird erwartet, nachdem microbump Technologie die Wand schlägt, oder sogar vor dem eingefügt zu werden.

Microbumps gehen nicht jederzeit bald weg. haben Technologien-microbumps und Kreuzung Abbinden-einen Platz im Markt. Dieses hängt von der Anwendung ab.

Hybrides Abbinden gewinnt Dampf, zwar. TSMC, der vernehmbarste Befürworter, arbeitet an einer Technologie, die System auf integriertem Chip (SoIC) genannt wird. Unter Verwendung des hybriden Abbindens TSMCs ermöglicht SoIC-Technologie sub-10μm Verpfändungsneigungen. SoIC wird gesagt, um 0.25X zu haben die Stoßauflagenneigung über vorhandenen Entwürfen. Eine Version mit hoher Dichte ermöglicht mehr als Kommunikationsgeschwindigkeit des Chip-zuchips 10X mit bis fast Dichte der Bandbreite 20,000X und Energieeffizienz 20X.

Geplant für Produktion im Jahre 2021, konnte SoIC Feinneigung HBM und SRAM-Gedächtniswürfeln sowie 3D-like Chipaufbau ermöglichen. Verglichen mit heutigem HBMs, „SoIC-integrierte D-RAM-Gedächtniswürfel können Dichte des höheren Gedächtnisses, Bandbreiten- und Energie-Leistungsfähigkeit,“ sagte M.F. Chen, einen Forscher bei TSMC, in einem neuen Papier anbieten.

TSMC entwickelt hybrides Abbinden der Chip-zuoblate. Oblatenabbinden selbst ist nicht neu und ist in MEMS und in anderen Anwendungen jahrelang verwendet worden. Es gibt verschiedene Arten des Oblatenabbindens. „Die Herstellung und das Verpacken von Mikroelektronischen und microelectromechanical Systemen beruht auf dem Abbinden von zwei Substraten, oder Oblaten,“ sagte Xiao Liu, einen älteren Forschungschemiker am Brauer Science, in einer Darstellung. „In den microelectromechanical Herstellungsprozessen des Systems (MEMS), wird die Gerätoblate zu einer anderen Oblate verpfändet, um die empfindliche MEMS-Struktur zu schützen. Direkte Klebetechniken wie Fusionsabbinden und aufsteigende Abbinden- oder indirekteklebetechniken wie das eutektische Metall, Thermokompressionsabbinden und Aufkleben sind die allgemein verwendeten Methoden, zum der Mikroelektronischen Industrie zu dienen. Unter Verwendung eines Verpfändungsklebers, wie der Vermittler zwischen zwei Substraten zulässt die flexible Verarbeitung mit einigen Vorteilen.“

Kupfernes hybrides Abbinden erschien zuerst im Jahre 2016, als Sony die Technologie für CMOS-Bild-Sensoren einsetzte. Sony genehmigte die Technologie von Ziptronix, jetzt Teil von Xperi.

Für diese Anwendung Xperis wird Technologie direkte Bondverbindung (DBI) genannt. DBI wird in ein traditionelles tolles geleitet und einen Oblate-zuoblatenabbindenprozeß mit einbezieht. Im Fluss wird eine Oblate verarbeitet und dann werden die Metallauflagen auf der Oberfläche vertieft. Die Oberfläche ist planarized und dann aktiviert.

Eine unterschiedliche Oblate macht einen ähnlichen Prozess durch. Die Oblaten werden unter Verwendung eines zweistufigen Prozesses verpfändet. Es ist eine Nichtleiter-zunichtleiterbindung, gefolgt von einer Metall-Metallverbindung.

„Gesamt, ist Oblate-zuoblate die Methode der Wahl für Gerätherstellung, in der die Oblaten in einer tollen Vorderseitenumwelt während des ganzen Prozessflusses bleiben,“ sagte Thomas Uhrmann, Direktor der wirtschaftlicher Entwicklung an EV-Gruppe. „In diesem Fall, hat Oblatenvorbereitung für hybrides Abbinden mehrfache Herausforderungen in den Schnittstellenentwurfsregeln, -sauberkeit, -materialauswahl zusammen mit Aktivierung und -ausrichtung. Jeder möglicher Partikel auf der Oxidoberfläche führt leeren 100 bis 1.000 Zeiten größer als die Teilchengröße.“ ein

Noch wird die Technologie für Bild-Sensoren nachgewiesen. Jetzt sind andere Geräte in den Arbeiten. „Weitere Geräte werden geplant, um zu folgen, wie Staplungs-SRAM zum Prozessor stirbt,“ sagte Uhrmann.

Hybrides Abbinden für das Verpacken
Für den modernen verpackenden Chip, arbeitet die Industrie auch an hybridem Abbinden der Würfel-zuoblate und des Würfel-zuwürfelkupfers. Dieses bezieht mit ein, einen Würfel auf einer Oblate, einen Würfel auf einem Interposer oder einen Würfel auf einem Würfel zu stapeln.

Dieses ist schwieriger als Oblate-zuoblatenabbinden. „Für hybrides Abbinden der Würfel-zuoblate, die Infrastruktur, Würfel ohne Partikeladditionsmaschinen sowie die Fähigkeit zu den Bondwürfeln wird zu behandeln, eine große Herausforderung,“ sagte Uhrmann. „Während der Schnittstellenentwurf und -aufbereitung für Würfelniveau vom Oblatenniveau kopiert werden und/oder angepasst werden können, gibt es die mehrfachen Herausforderungen, die bei der Würfelbehandlung entstehen. Gewöhnlich sterben Hinterprozesse, wie Würfeln, zu behandeln und sterben Transport auf Filmrahmen, müssen sauberen Vorderseitenniveaus angepasst werden und erlauben hohe Anleiherenditen auf einem Würfelniveau.

„Oblate-zu-Oblate arbeitet,“ sagte Uhrmann. „Wenn ich die Ingenieurbauwerke betrachte und sehe, wohin die Werkzeugentwicklung (für Chip-zuoblate) geht, ist es eine sehr schwierige Integrationsaufgabe. Leute wie TSMC drücken die Industrie. Deshalb sehen wir sie. In der Produktion die Aussage Hafens irgendwo im Jahre 2022 oder 2023 würde des sichereren sein. Möglicherweise könnte sie ein wenig früher sein.“

Hybrides Abbinden für das Verpacken ist auf andere Arten unterschiedlich. Traditionsgemäß wird IC-Verpacken an einem OSAT oder an einem Verpackenhaus geleitet. Im kupfernen hybriden Abbinden wird der Prozess innerhalb eines Cleanroom in einer tollen Oblate, kein OSAT geleitet.

Anders als das traditionelle Verpacken das μm-groß Defekte beschäftigt, ist hybrides Abbinden für kleine Nanometerskaladefekte empfindlich. Ein toll-klassecleanroom wird angefordert, um kleine Defekte am Stören des Prozesses zu verhindern.

Fehlerkontrolle ist hier kritisch. „Da moderne Verpackenprozesse in zunehmendem Maße komplex und die Eigenschaften, die als in zunehmendem Maße kleineres mit einbezogen werden sind, fährt der Bedarf an effektivem prozesskontrolliertem fort zu wachsen. Die Kosten des Ausfalls werden hoch diese Prozesse verwenden teures bekanntes gutes sterben gegeben,“ sagte Tim Skunes, Vizepräsidenten von R&D bei CyberOptics. „Zwischen den Komponenten, gibt es die Stöße, zum der vertikalen elektrischen Beziehungen herzustellen. Kontrollestoß Höhe und coplanarity ist wesentlich zur Gewährleistung von zuverlässigen Verbindungen zwischen den Staplungskomponenten.“

Tatsächlich sterben bekannte gute (KGD) ist kritisch. Ein KGD ist ein unverpacktes Teil, oder ein bloßes sterben, das eine gegebene Spezifikation trifft. Ohne KGD das Paket möglicherweise leidet unter niedrigen Erträgen oder wird ausfallen.

KGD ist für Verpackenhäuser wichtig. „Wir empfangen bloße Würfel und wir setzen sie in das Paket, um ein Produkt mit Funktionalität zu liefern. Leute fragen uns, dass sehr hohe Erträge zur Verfügung stellen,“ sagten Lihong Cao, Direktor der Technik und technisches Marketing an ASE, an einem jüngsten Ereignis. „So hinsichtlich bekannten guten, sterben wir möchten es haben prüften völlig mit guter Funktionalität. Wir wünschen sie 100% sein.“

Nichtsdestoweniger ist der hybride Verpfändungsfluß der Würfel-zuoblate dem Oblate-zuoblatenprozeß ähnlich. Der große Unterschied ist die Chips werden gewürfelt und gestapelt auf Interposern oder anderen Würfeln mit Hochgeschwindigkeitshalbleiterchip bonders.

 

Der Gesamtprozess beginnt in dem tollen, wo die Chips auf einer Oblate unter Verwendung der verschiedenen Ausrüstung verarbeitet werden. Dieses Teil von dem tollen wird das vorder-Ende-von-d-spurige genannt (FEOL). Im hybriden Abbinden, werden zwei oder mehr Oblaten während des Flusses verarbeitet.

Dann werden die Oblaten zu einem Einzelteil von dem tollen nannten das Backend-von-d-spurige versendet (BEOL). Unter Verwendung der unterschiedlichen Ausrüstung machen die Oblaten einen einzelnen damascene Prozess im BEOL durch.

Der einzelne damascene Prozess ist eine reife Technologie. Im Allgemeinen wird ein Oxidmaterial auf der Oblate niedergelegt. Kleine vias werden im Oxidmaterial kopiert und geätzt. Die vias werden mit Kupfer unter Verwendung eines Absetzungsprozesses gefüllt.

Dieses der Reihe nach Formen verkupfern sich untereinander verbindet oder auffüllt auf der Oberfläche der Oblaten. Die kupfernen Auflagen sind verhältnismäßig groß und messen auf der μm Skala. Dieser Prozess ist heutiger moderner Chipproduktion in den fabs ein wenig ähnlich. Für moderne Chips obwohl, der große Unterschied ist, dass das Kupfer sich untereinander verbindet, werden an der Nanoskala gemessen.

Der ist nur der Anfang des Prozesses. Hier wo Xperis des neuen Abbinden-Prozessanfänge Würfel-zuoblatenkupfers ist hybride. Andere verwenden die ähnlichen oder etwas verschiedenen Flüsse.

Der erste Schritt Xperis im Würfel-zuoblatenprozeß ist, die Oberfläche der Oblaten unter Verwendung des chemischen mechanischen Polierens zu polieren (CMP). CMP wird in ein System geleitet, das eine Oberfläche unter Verwendung der chemischen und mechanischen Kräfte poliert.

Während des Prozesses werden die kupfernen Auflagen etwas auf der Oberfläche der Oblate vertieft. Das Ziel ist, eine flache und einheitliche Pause zu erreichen und ermöglicht guten Erträgen.

CMP ist ein schwieriger Prozess. Wenn die Oberfläche über-Polier ist, wird die kupferne Auflagenpause zu groß. Einige Auflagen verbinden möglicherweise nicht während des Verpfändungsprozesses. Wenn unter-Polier, kann kupferner Rückstand elektrische kurze Hosen schaffen.

Es gibt eine Lösung. Xperi hat 200mm und 300mm CMP-Fähigkeiten entwickelt. „Cmp-Technologie ist erheblich in das letzte Jahrzehnt mit Innovation um den Ausrüstungsentwurf weitergekommen, die Schlammwahl- und Inprozessmonitoren, zum von wiederholbaren und robusten Prozessen mit genauer Steuerung zu ermöglichen,“ sagte Laura Mirkarimi, Vizepräsidenten der Technik bei Xperi.

Dann machen die Oblaten einen Metrologieschritt durch, der die Oberflächentopographie misst und kennzeichnet. Atomkraftmikroskopie (AFM) und andere Werkzeuge werden verwendet, um die Oberfläche zu kennzeichnen. AFM benutzt eine kleine Sonde, um Maßen in den Strukturen zu ermöglichen. Darüber hinaus werden Oblatenkontrollsysteme auch benutzt.

Dieses ist ein kritisches Teil des Prozesses. „Für hybrides Abbinden, muss das Profil der Oblatenoberfläche nach damascene Auflagenbildung mit Unternanometer-Präzision gemessen werden, um, dass kupferne Auflagen fordernde Pausen- oder Vorwölbungsbedingungen erfüllen,“ Hiebert KLAS sicherzustellen sagte. „Die bedeutenden Prozessherausforderungen des kupfernen hybriden Abbindens umfassen Oberflächenfehlersteuerung, um Lücken, Nanometer-stufige Oberflächenprofilsteuerung zu verhindern, um robusten hybriden Bondauflagenkontakt zu stützen, und die Ausrichtung von kupfernen Auflagen auf der Spitze und der Unterseite steuernd, sterben Sie. Während hybride Bondneigungen, zum Beispiel, weniger als 2μm in den Oblate-zuoblatenflüssen oder weniger als 10μm in den Würfel-zuoblatenflüssen kleiner erhalten, diesen werden Oberflächenfehler, Oberflächenprofil und Bondauflagenausrichtungsherausforderungen sogar bedeutend.“

Das ist möglicherweise nicht genug. Irgendwann während dieses Flusses betrachten einige möglicherweise einen Sondenschritt. „Prüfend direkt auf kupferne Auflagen oder kupferne Stöße, ist traditionsgemäß empfunden worden, wie unmöglich,“ sagte Amy Leong, Senior-Vizepräsidenten bei FormFactor. „Das Sorge ist, wie man aufnimmt stabilen elektrischen Kontakt zwischen den Sondenspitzen und den Stößen.“

Für dieses hat FormFactor einen MEMS-ansässigen Sondenspitzenentwurf, betitelten Rochen entwickelt. Kombiniert mit einer niedrigen Kontaktkraft, bricht die Spitze leicht durch die Oxidationsschicht, um elektrischen Kontakt mit den Stößen aufzunehmen.

Mehr Schritte
Nach dem Metrologieschritt machen die Oblaten eine Reinigung durch und tempern Sie Prozess. Tempern Sie Schritt wird getan im Stapelprozess mit einem Stapel Oblaten mit den Würfeln auf die Oberseite.

Dann werden die Chips auf der Oblate unter Verwendung eines würfelnden Systems der Blatt- oder Laser-Heimlichkeit gewürfelt. Dieses stellt der Reihe nach die einzelnen Würfel für das Verpacken her. Der Würfel singulation Prozess ficht an. Er kann Partikel, Schadstoffe und Randdefekte erzeugen.

„Für hybrides Abbinden der Würfel-zuoblate, die würfelnde Oblate und zu behandeln zu sterben, zusätzliche Quellen für Partikelgeneration hinzuzufügen, die gehandhabt werden muss,“ sagte Hiebert KLAS. „Das würfelnde Plasma ist unter Erforschung für hybride Abbindenentwürfe der Würfel-zuoblate wegen seiner viel unteren Partikelverschmutzungsniveaus.“

Der Verpfändungsschritt ist folgend. In Kraft, wählt ein Halbleiterchip bonder den Würfel direkt von einem würfelnden Rahmen aus. Dann setzt das System den Würfel auf einer Wirtsoblate, oder andere sterben. Die zwei Strukturen werden sofort an den Raumtemperaturen verpfändet. Im kupfernen hybriden Abbinden werden Chips oder Oblaten unter Verwendung einer Nichtleiter-zunichtleiterbindung verpfändet, gefolgt von einer Metall-Metallverbindung.

Dieser Prozess stellt einige Herausforderungen, nämlich die Ausrichtungsgenauigkeit der bonders dar. In einigen Fällen sind die Ausrichtungsgenauigkeiten im Auftrag einiger Mikrometer. Die Industrie wünscht unter--μm Fähigkeiten.

„Während Ausrichtung von Würfeln sowie ist Durchsatz eine Technikherausforderung, Halbleiterchip, den bonders bereits einen ungeheuren Schritt nach vorn gemacht haben. Es gibt noch die Herausforderung der Behandlung von Würfeln mit dem gleichen Sauberkeitsniveau über der Gesamtbevölkerung,“ der Uhrmann EV-Gruppe sagte. „die Oblate-zu-Oblatenverpfändung bewegt sich auf Anforderungen von kleiner als Überlagerung 100nm und qualifiziert deshalb für moderne Knoten. Für Würfel-zuoblate gewöhnlich gibt es eine Abhängigkeit zwischen Genauigkeit und Durchsatz, in dem höhere Genauigkeit weg durch niedrigeren Bevölkerungsdurchsatz gehandelt wird. Da die Werkzeuge für Hinterprozesse wie Lötmittel und Thermokompressionsabbinden optimiert worden sind, war eine 1µm Spezifikation genug für eine lange Zeit gut. Hybrides Würfel-zuoblatenabbinden änderte die Ausrüstungsentwürfe, ausgelöst durch Genauigkeit und Ausrüstungssauberkeit. Die bevorstehende Generation von Werkzeugen haben eine Spezifikation gut unterhalb der Genauigkeit 500nm.“

Die Industrie bereitet die bonders vor. An ECTC Halbleiter (Besi) stellte ZU SEIN die ersten Ergebnisse eines neuen hybriden Chip-zuoblate bonder Prototyps, mit abschließenden Spezifikationszielen von σ 200nm @ 3, Cleanroomumwelt ISO 3 mit 2.000 UPH für 300mm Oblatensubstrate dar.

„Die Maschine enthält die Teiloblatentabelle (unterhalb des Arbeitsbereichs), die Substratoblatentabelle, und zwei widergespiegelte Auswahl-undplatzsysteme (einschließlich Flipper, Kameras und bewegende Bondköpfe) gleichzeitig arbeitend an einem Substrat und einer Teiloblate für doppelten Durchsatz,“ sagte Birgit Brandstätter, Fonds-Geschäftsführung von R&D bei Besi, im Papier.

Die Maschine hat eine Eingangsstufe, in der Zeitschriften für Substrate (Wirte) und Komponentenoblaten eingefügt werden. Diese ziehen in den Arbeitsbereich der Maschine ein. Die Wirtsoblate wird transportiert zum „Substrattabelle.“ Die Teiloblate wird zum „Oblatentabelle transportiert“, das gelegen ist unter der „Substrattabelle.“ Würfel von der Teiloblate werden auf die Substratoblate ausgewählt und gesetzt.

„Ein Auswahl-undplatzzyklus beginnt mit Teilanerkennung auf der Teiloblate mit der Oblatenkamera. Ein einzelner Chip wird vorgewählt, ausgestoßen mit den Ejektornadeln, aufhob mit dem Flipper (links oder rechts), leicht geschlagen, und übertragen auf das Auswahl- und Platzwerkzeug (der entsprechenden Seite),“ Brandstätter sagte. „Als nächstes, bewegt der Bondkopf den Würfel über der oben-aussehenden (Komponenten) Kamera, die die genaue Position des Würfels auf dem Auswahl-undplatzwerkzeug bestimmt. Nachher ermittelt die Bondhauptbewegungen in die Substratposition und die (abwärts) Kamera des Substrates die genaue Verpfändungsposition auf dem Substrat. Unter-Mikrometerausrichtung wird mit piezo-betätigten Antrieben durchgeführt, und in-situausrichtung während der Genauigkeitsbewegungen wird verwendet, um die Würfelposition weiter zu optimieren. Schließlich setzt der Bondkopf den Würfel auf der Verpfändungsposition mit der vorgewählten Bondkraft und der Bondverzögerung. Der Zyklus wird parallel für linke und rechte Seite durchgeführt und wird wiederholt, bis ein Substrat ist völlig bevölkert.“

Die Maschine ändert automatisch Substrat- und Komponentenoblaten wie erforderlich für den Produktionsablauf, nach Ansicht der Firma. Um hohe Genauigkeit zu erzielen, werden neue Ausrichtungs- und Optik-Hardware für schnelle, robuste und in hohem Grade genaue Ausrichtung, nach Ansicht der Firma gestartet.

Noch ist der Kampf nicht vorbei. Falsche Ausrichtungen tauchen möglicherweise auf. Defekte treten möglicherweise auf. Wie mit allen Geräten und Pakete, hybride gebundene Pakete 2.5D und 3D macht wahrscheinlich mehr Test- und Inspektionsschritte durch. Sogar dann, sterben ein Schlechtes könnte das Paket töten.

Schlussfolgerung
Offenbar ist hybrides Abbinden eine ermöglichende Technologie. Es könnte eine neue Warengruppe laichen.

Aber Kunden müssen die Wahlen wiegen und tieferes in die Details graben. Es ist nicht so einfach, wie er klingt. (Von Mark LaPedus)