Nachrichten

Mit dem neuen schnellen Wachstum und der weitverbreiteten Expansion der künstlichen Intelligenz (AI), wächst die Lernfähigkeit einer Maschine, das Hochleistungs-EDV, die Grafiken und die Netzanwendungen, die Nachfrage nach Gedächtnis schneller als überhaupt. Jedoch ist das traditionelle Zentralspeicher-D-RAM nicht mehr genügend, solche Systemanforderungen zu erfüllen. Andererseits Serveranwendungen im Rechenzentrum Anforderungen der höheren Kapazität für Lagerung zur Verfügung stellen. Traditionsgemäß ist die Kapazität des Gedächtnissubsystems erweitert worden, indem man die Anzahl von Speicherkanälen pro Schlitz erhöhte und des miteren hoher Dichte Doppelreihengedächtnismodule D-RAM (DIMMs) verwendete. Jedoch sogar mit dem höchstentwickelten D-RAM 16Gb DDR4, Systemspeicherkapazitätsanforderungen werden möglicherweise unzulänglich für bestimmte Anwendungen (wie Gedächtnisdatenbanken). Durch Silikon (TSV) im Gedächtnis ist eine effektive Basistechnologie für Kapazitätserweiterungs- und Bandbreitenexpansion geworden. Dieses ist eine Technologie, die Durchschlagslöcher durch die gesamte Stärke der Siliziumscheibe. Das Ziel ist, Tausenden der Vertikale zu bilden sich untereinander verbindet von der Front zur Rückseite des Chips und vice versa. Am Anfang wurde TSV nur als Verpackungstechnik, aber anstelle des Drahtanschlusses betrachtet. Jedoch im Laufe der Jahre ist es ein unentbehrliches Werkzeug für die Erweiterung von von D-RAM-Leistung und -dichte geworden. Heute hat die D-RAM-Industrie zwei Hauptanwendungsfälle, und TSVs sind erfolgreich produziert worden, um Kapazitäts- und Bandbreitenexpansionsbeschränkungen zu überwinden. Sie sind D-RAM 3D-TSV und hohes Bandbreiten-Gedächtnis (HBM).

Zusätzlich zu den traditionellen Doppelchippaketen (DDP) mit Drahtbindung zu stapeln, Gedächtnisse sterben mit hoher Dichte wie 128 und 256GB DIMMs (16Gb-based 2rank DIMMs mit 2High- und 4High-X4 D-RAM) nehmen D-RAM auch 3D-TSV an. Im D-RAM 3D-TSV werden 2 oder 4, die D-RAM stirbt, auf einander gestapelt, und nur die Unterseite sterben wird angeschlossen außen an den Gedächtnisprüfer. Die restlichen Würfel werden durch viele TSVs untereinander verbunden, die Input/Output (Input/Output) Lastsisolierung innerlich liefern. Verglichen mit der DDP-Struktur, erzielt diese Struktur eine höhere Stiftgeschwindigkeit, indem sie die Input-/Outputlast entkoppelt, und verringert Leistungsaufnahme, indem sie unnötige Stromkreiskomponentenverdopplung auf Staplungschips beseitigt.

Andererseits wurde HBM geschaffen, um den Bandbreitenabstand zwischen den hohen Bandbreitenanforderungen der Soc und der maximalen Bandbreitenversorgungsfähigkeit des Arbeitsspeichers zu bilden. Zum Beispiel in AI-Anwendungen, möglicherweise die Bandbreitenanforderungen jeder Soc (besonders in Ausbildungsanwendungen) übersteigen einige TB/s, die nicht durch herkömmlichen Arbeitsspeicher getroffen werden können. Ein einzelner Zentralspeicherkanal mit 3200Mbps DDR4 DIMM kann 25.6GB/s der Bandbreite nur zur Verfügung stellen. Sogar kann die höchstentwickelte CPU-Plattform mit 8 Gedächtniskanälen eine Geschwindigkeit von 204.8GB/s., 4 Stapel HBM2 um eine einzelne Soc nur andererseits zur Verfügung stellen kann provide> 1TB/s Bandbreite, die ihren Bandbreitenabstand wieder gutmachen kann. Entsprechend verschiedenen Anwendungen kann HBM als Pufferspeicher allein oder als die erste Schicht von zwei Schichten des Gedächtnisses verwendet werden. HBM ist eine Art Inpaketgedächtnis, das mit Soc durch einen Silikoninterposer im gleichen Paket integriert wird. Dieses lässt es die Höchstzahl von Daten Input-/Outputpaketstiftbeschränkungen überwinden, die eine Beschränkung von traditionellen Auschippaketen ist-. Das HBM2, das das in den tatsächlichen Produkten eingesetzt worden ist, besteht aus 4, oder 8 Hochstapel 8Gb sterben und 1024 Datenstifte, und jeder Stift läuft mit einer Geschwindigkeit von 1.6~2.4Gbps. Die Dichte jedes HBM-Stapels ist 4 oder 8GB, und die Bandbreite ist 204~307GB/s.

SK Hynix ist am Beibehalten einer Industrieführungsposition in HBM und Produkten DES D-RAM 3D-TSV in den mit hoher Dichte verpflichtet worden. Vor kurzem kündigte SK-hynix die erfolgreiche Entwicklung des HBM2E-Gerätes an, das eine ausgedehnte Version von HBM2 mit einer Dichte von bis zu 16GB und einer Bandbreite von 460GB/s pro Stapel ist. Dieses wird, indem man das D-RAM erhöht, sterben Dichte zu 16Gb und zum Erzielen einer Geschwindigkeit von 3.6Gbps pro Stift1024 Daten IOS unter einer Spannung der Stromversorgung 1.2V ermöglicht. SK Hynix erweitert auch seine Aufstellung von 128~256GB 3D-TSV DIMMs, um den Bedarf seiner Kunden an DIMMs zu erfüllen miterem hoher Dichte. TSV-Technologie hat jetzt ein bestimmtes Niveau von Reife erreicht und die spätesten Produkte mit Tausenden von TSVs, wie HBM2E errichten kann. Jedoch in der Zukunft während, die hohen Versammlungserträge, Längenverhältnis TSV-Neigung/Durchmessers verringernd beizubehalten/und zu sterben Stärke schwieriger wird, und seien Sie für anhaltende zukünftige Gerätleistung und die Kapazitätsgradeinteilung kritisch. Solche Verbesserungen dürfen die TSV-Last verringern, den Verwandten zu verringern, zu sterben Größenteil des TSV und erweitern die Anzahl von Stapeln über 12Highs, beim die gleiche körperliche totalstapelhöhe noch beibehalten. Durch ununterbrochene Innovation von TSV-Produkten und -technologien, fährt SK-hynix fort, sich auf an der vordersten Reihe von Storage Technology leadership.HOREXS Gruppe auch sich in Position bringen zu konzentrieren fortzufahren, die Technologie zu verbessern, um Nachfrage SKs Hynix, nach jedem möglichem Gedächtnissubstratfertigungs-Willkommenskontakt AKEN zu befriedigen, akenzhang@hrxpcb.cn.